2020-008729

第１　手続の経緯

本願は、平成３０年３月８日の出願であって、その手続の経緯は次のとおりである。

第２　原査定の概要

原査定（令和２年５月１５日付け拒絶査定）の概要は次のとおりである。

本願請求項１及び２に係る発明は、以下の引用文献Ａ及びＢに記載された発明に基いて、その発明の属する技術の分野における通常の知識を有する者（以下、「当業者」という。）が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。

引用文献Ａ　特開２００８－２９９７５９号公報

引用文献Ｂ　特開平２－８９１１１号公報

第３　当審拒絶理由の概要

当審拒絶理由の概要は次のとおりである。

［理由１］新規性欠如

本願請求項１及び２に係る発明は、以下の引用文献１に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。

［理由２］進歩性欠如

本願請求項１及び２に係る発明は、以下の引用文献１に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。

引用文献１　特開２００８－２９９７５９号公報

（拒絶査定の引用文献Ａ）

第４　本願発明

本願請求項１及び２に係る発明（以下、それぞれ「本願発明１」及び「本願発明２」という。）は、令和３年８月２日に提出された手続補正書に係る手続補正（以下、「本件補正」という。）により補正された特許請求の範囲の請求項１及び２に記載された事項により特定される発明であり、本願発明１及び２は以下のとおりの発明である。なお、下線部は、補正された箇所を示す。

「　　【請求項１】

主電源のＯＦＦ時に第１の揮発性メモリに電力を供給するバッテリの電圧の低下を検知する電圧低下検知システムであって、

前記バッテリに対し、前記第１の揮発性メモリと並列に接続される第２の揮発性メモリと、

前記バッテリと前記第１の揮発性メモリとの間に設けられ、前記第１の揮発性メモリに供給される電力の供給源をバッテリと主電源との間で切り替える第１の切り替え回路と、

続きを表示（全12行）

前記バッテリと前記第２の揮発性メモリとの間に設けられ、前記第２の揮発性メモリに供給される電力の供給源を前記バッテリと主電源との間で切り替える第２の切り替え回路と、

主電源のＯＮ時に、前記第２の揮発性メモリにデータを書き込むデータ書き込み部と、

主電源のＯＦＦ時に、前記バッテリから前記第１の揮発性メモリ及び前記第２の揮発性メモリに同一の電圧で電力を供給した後、主電源のＯＮ時に前記第２の揮発性メモリに書き込まれたデータの破損を検知するデータ破損検知部と、

主電源のＯＮ時に、前記データの破損の検知に基づいて前記バッテリの電圧の低下を検知する電圧低下検知部と、を備え、

前記第２の揮発性メモリの最低データ保持電圧が、前記第１の揮発性メモリの最低データ保持電圧よりも高く、

前記第１の揮発性メモリと前記第２の揮発性メモリとに対して、前記バッテリから印加される電圧の時間経過に伴う変遷が同一である、電圧低下検知システム。

【請求項２】

前記バッテリの電圧の低下が検知された際に警報を発報する警報部を更に備える、請求項１に記載の電圧低下検知システム。」

第５　引用文献、引用発明等

１　引用文献１（引用文献Ａ）について

（２）引用発明

前記アより、引用文献１（引用文献Ａ）には、次の発明（以下、「引用発明」という。）が記載されていると認められる。

「　主電源に瞬停が生じたとき、その復電時の処理において、バッテリ電源の有効性（バッテリの残量）、つまり、バッテリバックアップの良否を誤って判定することのないバックアップメモリ付き制御装置であって、

バックアップメモリ付き制御装置１０は、バックアップメモリ装置２０と主制御装置３０とを含んで構成され、

バックアップメモリ装置２０は、主電源回路５０からの主電源の供給が停止されたときには、バッテリ供給ライン４１を介してバッテリ４０からバッテリ電源の供給を受けて、その記憶内容を保持するバックアップメモリ２１と、バッテリ４０からのバッテリ電源の良否の状態を記憶するバッテリステータスビット記憶部２２と、を含んで構成され、

主制御装置３０は、所定の制御処理プログラムを実行するＣＰＵ３１と、所定の制御処理プログラムおよび関連するデータを格納するメモリ３２と、入出力装置や表示装置からなるＩＯ部３３と、バッテリステータスビット制御部３５を含んで構成され、

続きを表示（全22行）

主制御装置３０において、ＣＰＵ３１、メモリ３２、ＩＯ部３３およびバッテリステータスビット制御部３５は、主電源供給ライン５１を介して主電源回路５０からの主電源の供給を受けて動作し、その主電源の供給が停止されたときには、その動作を停止し、

主電源供給ライン５１とバッテリ供給ライン４１とをつなぐスイッチＳＷは、主電源回路５０から主電源が供給されているときには閉じられ、主電源の供給が停止されたときには開かれ、バッテリ４０は、バッテリ供給ライン４１に主電源の供給を検出したときには、バッテリ電源の供給を停止し、

バッテリステータスビット記憶部２２は、少なくとも１ビットの情報を記憶する記憶回路を含んで構成され、バッテリ供給ライン４１への主電源の供給が停止される前に、主制御装置３０からの制御信号により、その記憶内容がセット状態に設定され、バッテリ供給ライン４１の電圧が所定の閾値以下に低下したときには、その記憶内容がリセットされ、

バッテリステータスビット記憶部２２は、電圧降下回路２２１と記憶回路２２２とによって構成され、電圧降下回路２２１は、バッテリ供給ライン４１から供給される電源電圧を降下させて、記憶回路２２２に供給し、

バッテリステータスビット記憶部２２は、主電源回路５０からの主電源の供給が停止されたときには、バッテリ４０からのバッテリ電源で動作し、

記憶回路２２２は、バックアップメモリ２１よりも電圧降下回路２２１を介した分だけ低い電源電圧によってその記憶内容を保持することになり、従って、バッテリ４０から供給されるバッテリ電源の電圧が次第に低下していった場合には、記憶回路２２２のほうがバックアップメモリ２１よりも先にその記憶能力を喪失し、

主電源が供給されているうちに記憶回路２２２に状態”１”を設定しておき、記憶回路２２２は、バッテリ電圧が所定の電圧以下になると、自動的にリセット状態（状態”０”）になり、

従って、記憶回路２２２の記憶内容を、バックアップメモリ装置２０におけるバッテリバックアップの良否判定用フラグとして利用することができ、

電圧降下回路２２１によって降下させる電圧量は、記憶回路２２２が記憶機能を喪失するときのバッテリ供給ライン４１の電圧が、バックアップメモリ２１を構成するメモリ素子の少なくとも一部がその記憶機能を喪失するときのバッテリ供給ライン４１の電圧よりも高くなるように、設定するとよく、

バッテリステータスビット制御部３５は、書き込みデータ一時記憶回路３５１、読み出しデータ一時記憶回路３５２、ＬＥＤ（Light Emitting Diode）表示回路３５３、バスインタフェース３５４などを含んで構成され、

ＬＥＤ表示回路３５３は、読み出した記憶回路２２２の記憶内容が状態”１”であったときには、ＬＥＤ素子を発光させ、また、状態”０”であったときには、ＬＥＤ素子を発光させないようにすることにより、バックアップメモリ付き制御装置１０のユーザは、そのＬＥＤ素子の発光状況を見て、記憶回路２２２が記憶している”０”または”１”の状態、つまり、バッテリバックアップの良否を知ることができ、

停電処理において、

ＣＰＵ３１は、バッテリステータスビット制御部３５を介して、記憶回路２２に状態”１”を設定し、バックアップメモリ装置２０やリアルタイムクロックなどのバッテリバックアップ対象デバイスに対し、バックアップコマンドを発行し、

バックアップコマンドを受けると、バッテリバックアップ対象デバイスでは、バッテリ４０からの電源供給が開始され、その後、主電源回路５０は停電し、

復電処理において、

ＣＰＵ３１は、バッテリステータスビット制御部３５を介して、バッテリステータスビット記憶部２２の記憶回路２２２に記憶されている”０”または”１”の状態を読み出し、その状態判定を行い、

状態判定において、バッテリステータスビットが”１”であった場合には、バッテリバックアップは有効であると判定し、”０”であった場合には、バッテリバックアップは無効であると判定し、その判定結果に応じて、適宜、システムを起動する、

バックアップメモリ付き制御装置。」

２　引用文献Ｂについて

原査定に引用された引用文献Ｂには、図面とともに次の事項が記載されている。

（第３ページ左上欄第１４－２０行）

「ＣＰＵ２、ＲＯＭ３、ＲＡＭ４、ウォッチドッグタイマ５などマイクロコンピュータ１を構成する各素子はそれぞれワンチップのＩＣ素子からなるものとしてＲＯＭ３には他のＩＣ素子より動作電圧の下限が高いものを用いるものとする。またＲＯＭ３の所定の記憶エリアには所定のダミーデータを格納しておく。」

（第３ページ右上欄第２－９行）

「ウォッチドッグタイマ５によりＣＰＵ２に割込みがかけられた場合には、ＣＰＵ２はＲＯＭ３から前記のダミーデータを読み取り、そのダミーデータを正常に読み取れたか否かにより電池７の電源電圧がＲＯＭ３の動作電圧の下限以下であることを検出し、表示器６にその旨を表示して使用者に報知し、電子機器の機能をロックするなどの所定処理を行なう。」

（第４ページ右上欄第９－１６行）

「なお以上では上記割込み時にＲＯＭ３からダミーデータを正常に読み取れるか否かにより電圧低下を検出したが、動作電圧の下限が他のＩＣ素子より高いＲＡＭがあるものとしてこのＲＡＭを設け（これをＲＡＭ４としても良い）、上記割込み時にこのＲＡＭに対して所定データを正常に書き込めるか否かにより検出を行なうこともできる。」

「第１図

」

以上から、引用文献Ｂには、次の技術事項が記載されているといえる。

「　ＣＰＵ２、ＲＯＭ３、ＲＡＭ４、ウォッチドッグタイマ５などマイクロコンピュータ１を構成する各素子はそれぞれワンチップのＩＣ素子からなるものとしてＲＯＭ３には他のＩＣ素子より動作電圧の下限が高いものを用いるものとする。またＲＯＭ３の所定の記憶エリアには所定のダミーデータを格納しておき、

ウォッチドッグタイマ５によりＣＰＵ２に割込みがかけられた場合には、ＣＰＵ２はＲＯＭ３から前記のダミーデータを読み取り、そのダミーデータを正常に読み取れたか否かにより電池７の電源電圧がＲＯＭ３の動作電圧の下限以下であることを検出し、表示器６にその旨を表示して使用者に報知し、電子機器の機能をロックするなどの所定処理を行ない、

なお、動作電圧の下限が他のＩＣ素子より高いＲＡＭがあるものとしてこのＲＡＭを設け（これをＲＡＭ４としても良い）、上記割込み時にこのＲＡＭに対して所定データを正常に書き込めるか否かにより検出を行なうこともできること。」

第６　対比・判断

１　本願発明１について

（１）対比

本願発明１と引用発明とを対比する。

ア　引用発明の「主電源」又は「主電源回路５０」は、本願発明１の「主電源」に相当し、また、引用発明の「バッテリ４０」は、本願発明１の「バッテリ」に相当する。

イ　引用発明は、「記憶回路２２２は、バックアップメモリ２１よりも電圧降下回路２２１を介した分だけ低い電源電圧によってその記憶内容を保持することになり、従って、バッテリ４０から供給されるバッテリ電源の電圧が次第に低下していった場合には、記憶回路２２２のほうがバックアップメモリ２１よりも先にその記憶能力を喪失し」との構成を備え、「バックアップメモリ２１」及び「記憶回路２２２」は、バッテリ４０から供給されるバッテリ電源の電圧の低下により、記憶能力を喪失するものであるから、「揮発性」のメモリといい得るものであり、このうち「バックアップメモリ２１」を「第１の揮発性メモリ」と称することは任意である。

ウ　引用発明は、「バックアップメモリ装置２０は、主電源回路５０からの主電源の供給が停止されたときには、バッテリ供給ライン４１を介してバッテリ４０からバッテリ電源の供給を受けて、その記憶内容を保持するバックアップメモリ２１」との構成を備える。

ここで、「主電源の供給が停止されたとき」は、前記（ア）を参酌すれば、本願発明１の「主電源のＯＦＦ時」に相当し、「バッテリ電源の供給」は、本願発明１の「電力を供給」することに相当する。

よって、前記ア及びイを参酌すれば、引用発明の「バッテリ４０」は、本願発明１の「主電源のＯＦＦ時に第１の揮発性メモリに電力を供給するバッテリ」に相当する。

エ　引用発明は、「主電源が供給されているうちに記憶回路２２２に状態”１”を設定しておき、記憶回路２２２は、バッテリ電圧が所定の電圧以下になると、自動的にリセット状態（状態”０”）にな」るという性質を利用して、「バッテリステータスビット記憶部２２の記憶回路２２２」を「バッテリバックアップの良否判定用フラグ」として利用することにより、「バックアップメモリ装置２０」の「バッテリバックアップの良否判定」をするものである。

よって、「バッテリバックアップの良否判定」をすることは、バッテリの電圧が所定の電圧以下に低下することを検知することに等しい。

そうすると、引用発明の「バックアップメモリ付き制御装置」は、「バッテリの電圧の低下を検知する電圧低下検知システム」といい得るものである。

オ　前記ウ及びエを参酌すると、引用発明の「バックアップメモリ付き制御装置」は、本願発明１の「主電源のＯＦＦ時に第１の揮発性メモリに電力を供給するバッテリの電圧の低下を検知する電圧低下検知システム」に相当する。

カ　引用発明の「バッテリ４０からのバッテリ電源の良否の状態を記憶するバッテリステータスビット記憶部２２」は、「記憶回路２２２」を備え、前記イを参酌すれば、「記憶回路２２２」は、「揮発性」のメモリといい得るものである。

また、そのような「揮発性」のメモリを備えるとともに、「記憶」する機能を有する「バッテリステータスビット記憶部２２」は、「揮発性メモリ」といい得るものである。

また、引用文献１の【図１】を参酌すれば、引用発明において、「バッテリステータスビット記憶部２２」は、「バッテリ４０」に対し「バックアップメモリ装置２０」と「バッテリ供給ライン４１」を介して並列に接続されているといえる。

加えて、本願発明１の「第２の揮発性メモリ」の内部構造は具体的に特定されておらず、電圧降下回路を包含するものを排除していない。

よって、引用発明の「バッテリステータスビット記憶部２２」は、本願発明１の「前記バッテリに対し、前記第１の揮発性メモリと並列に接続される第２の揮発性メモリ」に相当する。

キ　引用発明の「スイッチＳＷ」は、引用文献１の【図１】を参酌すれば、「バッテリ４０」と「バックアップメモリ２１」との間に設けられるものである。また、「スイッチＳＷ」は「切り替え回路」といい得るものである。

そうすると、前記ア及びイを参酌すれば、引用発明の「スイッチＳＷ」と、本願発明１の「前記バッテリと前記第１の揮発性メモリとの間に設けられ、前記第１の揮発性メモリに供給される電力の供給源をバッテリと主電源との間で切り替える第１の切り替え回路」とは、「前記バッテリと前記第１の揮発性メモリとの間に設けられる切り替え回路」である点において共通する。

ク　引用発明の「スイッチＳＷ」は、引用文献１の【図１】を参酌すれば、「バッテリ４０」と「バッテリステータスビット記憶部２２」との間に設けられるものである。

よって、前記ア及びカを参酌すれば、引用発明の「スイッチＳＷ」と、本願発明１の「前記バッテリと前記第２の揮発性メモリとの間に設けられ、前記第２の揮発性メモリに供給される電力の供給源を前記バッテリと主電源との間で切り替える第２の切り替え回路」とは、「前記バッテリと前記第２の揮発性メモリとの間に設けられる切り替え回路」である点において共通する。

ケ　引用発明は、

「主電源が供給されているうちに記憶回路２２２に状態”１”を設定しておき」及び

「　停電処理において、

ＣＰＵ３１は、バッテリステータスビット制御部３５を介して、記憶回路２２に状態”１”を設定し、バックアップメモリ装置２０やリアルタイムクロックなどのバッテリバックアップ対象デバイスに対し、バックアップコマンドを発行し、

バックアップコマンドを受けると、バッテリバックアップ対象デバイスでは、バッテリ４０からの電源供給が開始され、その後、主電源回路５０は停電し、」

との構成を備えることから、「ＣＰＵ３１」及び「バッテリステータスビット制御部３５」は、「主電源回路５０」が「停電」する前に、すなわち、「主電源が供給されているうち」に、「記憶回路２２２」に「状態”１”」というデータを書き込む「データ書き込み部」といい得るものである。

また、「主電源が供給されているうち」は、前記ウを参酌すれば、本願発明１の「主電源のＯＮ時」に相当する。

よって、前記カを参酌すれば、引用発明の「ＣＰＵ３１」及び「バッテリステータスビット制御部３５」は、本願発明１の「主電源のＯＮ時に、前記第２の揮発性メモリにデータを書き込むデータ書き込み部」に相当する。

コ　引用発明は、「主電源供給ライン５１とバッテリ供給ライン４１とをつなぐスイッチＳＷは、主電源回路５０から主電源が供給されているときには閉じられ、主電源の供給が停止されたときには開かれ、バッテリ４０は、バッテリ供給ライン４１に主電源の供給を検出したときには、バッテリ電源の供給を停止し」との構成を備え、また、前記カを参酌すれば、引用発明において、「主電源の供給が停止されたとき」すなわち「主電源のＯＦＦ時」に、「バッテリ供給ライン４１」は、並列に接続される「バックアップメモリ装置２０」と「バッテリステータスビット記憶部２２」に対して「同一の電圧で電力を供給」するものといえる。

サ　引用発明は、「停電処理」（主電源ＯＦＦ時）後の「復電処理」（主電源ＯＮ時）において、

「　ＣＰＵ３１は、バッテリステータスビット制御部３５を介して、バッテリステータスビット記憶部２２の記憶回路２２２に記憶されている”０”または”１”の状態を読み出し、その状態判定を行い、

状態判定において、バッテリステータスビットが”１”であった場合には、バッテリバックアップは有効であると判定し、”０”であった場合には、バッテリバックアップは無効であると判定し、」

との処理を実行するものである。

また、引用発明において、「記憶回路２２２」は、「主電源が供給されているうちに記憶回路２２２に状態”１”を設定」しておいて、「バッテリ電圧が所定の電圧以下になると、自動的にリセット状態（状態”０”）」になるものであるから、「状態”１”」が「自動的にリセット状態（状態”０”）」となることは、記憶したデータ（”１”）がバッテリ電圧の低下により破損されることに等しい。

よって、引用発明の前記処理において、「ＣＰＵ３１」及び「バッテリステータスビット制御部３５」が、前記「状態判定」において、「バッテリバックアップは有効であると判定し、”０”であった場合」において、「バッテリバックアップは無効である」と判定することは、本願発明１の「主電源のＯＮ時に前記第２の揮発性メモリに書き込まれたデータの破損を検知する」ことに相当する。

シ　前記コ及びサを参酌すれば、引用発明の「ＣＰＵ３１」及び「バッテリステータスビット制御部３５」は、本願発明１の「主電源のＯＦＦ時に、前記バッテリから前記第１の揮発性メモリ及び前記第２の揮発性メモリに同一の電圧で電力を供給した後、主電源のＯＮ時に前記第２の揮発性メモリに書き込まれたデータの破損を検知するデータ破損検知部」に相当する。

ス　前記エ及びシを参酌すれば、引用発明の「ＣＰＵ３１」及び「バッテリステータスビット制御部３５」は、本願発明１の「主電源のＯＮ時に、前記データの破損の検知に基づいて前記バッテリの電圧の低下を検知する電圧低下検知部」に相当する。

セ　引用発明は、

「記憶回路２２２は、バックアップメモリ２１よりも電圧降下回路２２１を介した分だけ低い電源電圧によってその記憶内容を保持することになり、従って、バッテリ４０から供給されるバッテリ電源の電圧が次第に低下していった場合には、記憶回路２２２のほうがバックアップメモリ２１よりも先にその記憶能力を喪失し、」及び

「電圧降下回路２２１によって降下させる電圧量は、記憶回路２２２が記憶機能を喪失するときのバッテリ供給ライン４１の電圧が、バックアップメモリ２１を構成するメモリ素子の少なくとも一部がその記憶機能を喪失するときのバッテリ供給ライン４１の電圧よりも高くなるように、設定するとよく、」

との構成を備えるが、ここで、「バッテリステータスビット記憶部２２」（「記憶回路２２２」）又は「バックアップメモリ２１」が記憶機能を喪失するときに、「バッテリ供給ライン４１」を介して「バッテリステータスビット記憶部２２」（「記憶回路２２２」）又は「バックアップメモリ２１」に供給されている電圧は、本願発明１の「最低データ保持電圧」に相当する。

そして、引用発明の前記構成によれば、「バッテリステータスビット記憶部２２」の「最低データ保持電圧」は「バックアップメモリ２１」の「最低データ保持電圧」よりも高いといえる。

よって、引用発明は、本願発明１の「前記第２の揮発性メモリの最低データ保持電圧が、前記第１の揮発性メモリの最低データ保持電圧よりも高く」との構成を備える。

ソ　前記カを参酌すれば、引用発明は、本願発明１の「前記バッテリに対し、前記第１の揮発性メモリと並列に接続される第２の揮発性メモリ」との構成を備えるが、並列に接続される２つのメモリに対して供給される電圧の時間経過に伴う変遷が、２つのメモリ間で同一となることは、特に文献を示す必要のない技術常識である。

よって、前記カを参酌すれば、引用発明は、本願発明１の「前記第１の揮発性メモリと前記第２の揮発性メモリとに対して、前記バッテリから印加される電圧の時間経過に伴う変遷が同一である」との構成を備える。

（２）一致点、相違点

したがって、本願発明１と引用発明との間には、次の点において一致ないし相違する。

［一致点］

「　主電源のＯＦＦ時に第１の揮発性メモリに電力を供給するバッテリの電圧の低下を検知する電圧低下検知システムであって、

前記バッテリに対し、前記第１の揮発性メモリと並列に接続される第２の揮発性メモリと、

前記バッテリと前記第１の揮発性メモリとの間に設けられる切り替え回路と、

前記バッテリと前記第２の揮発性メモリとの間に設けられる切り替え回路と、

主電源のＯＮ時に、前記第２の揮発性メモリにデータを書き込むデータ書き込み部と、

主電源のＯＦＦ時に、前記バッテリから前記第１の揮発性メモリ及び前記第２の揮発性メモリに同一の電圧で電力を供給した後、主電源のＯＮ時に前記第２の揮発性メモリに書き込まれたデータの破損を検知するデータ破損検知部と、

主電源のＯＮ時に、前記データの破損の検知に基づいて前記バッテリの電圧の低下を検知する電圧低下検知部と、を備え、

前記第２の揮発性メモリの最低データ保持電圧が、前記第１の揮発性メモリの最低データ保持電圧よりも高く、

前記第１の揮発性メモリと前記第２の揮発性メモリとに対して、前記バッテリから印加される電圧の時間経過に伴う変遷が同一である、電圧低下検知システム。」

［相違点］

＜相違点１＞

本願発明１の「第１の切り替え回路」は、「前記第１の揮発性メモリに供給される電力の供給源をバッテリと主電源との間で切り替える」機能を備えるのに対し、引用発明の「スイッチＳＷ」は、「主電源回路５０から主電源が供給されているときには閉じられ、主電源の供給が停止されたときには開かれ」るものである点。

＜相違点２＞

本願発明１の「第２の切り替え回路」は、「前記第２の揮発性メモリに供給される電力の供給源をバッテリと主電源との間で切り替える」機能を備えるのに対し、引用発明の「スイッチＳＷ」は、「主電源回路５０から主電源が供給されているときには閉じられ、主電源の供給が停止されたときには開かれ」るものである点。

（３）相違点についての判断

相違点１及び相違点２は、いずれも「切り替え回路」に関するものであるからまとめて判断する。

本願発明１は、「第１の切り替え回路」及び「第２の切り替え回路」を備えることにより、「第１の揮発性メモリ」及び「第２の揮発性メモリ」のそれぞれに対する電源の供給源を、「バッテリ」と「主電源」との間で個別に切り替えることができるよう構成されているといえる。

一方、引用発明の「スイッチＳＷ」は、「バックアップメモリ２１」と「バッテリステータスビット記憶部２２」の両者に対して、「主電源」の供給の有無のみを切り替えるものである。

そして、引用発明は、「主電源に瞬停が生じたとき、その復電時の処理において、バッテリ電源の有効性（バッテリの残量）、つまり、バッテリバックアップの良否を誤って判定することのないバックアップメモリ付き制御装置」であることからすれば、引用発明は、「主電源に瞬停が生じたとき、その復電時の処理において、バッテリ電源の有効性（バッテリの残量）、つまり、バッテリバックアップの良否を誤って判定することのない」ものであれば足りるから、引用発明の「スイッチＳＷ」を、本願発明１の「第１の切り替え回路」及び「第２の切り替え回路」のように変更すべき動機付けが存在しない。（加えて、請求人は、令和３年８月２日提出の意見書第３～４ページにおいて、本願発明１は、「第１の切り替え回路」及び「第２の切り替え回路」を備えることにより、「例えば、バッテリへの電圧の低下を検知した後、切り替え回路を主電源側にしたまま（この時主電源はＯＦＦ）にし、第２の揮発性メモリを動作させない、つまり、バッテリの検出機能をＯＦＦにすることで、バッテリを延命させる」といった作用効果を奏する旨主張している。なお、当該主張において、「バッテリへの電圧の低下」は「バッテリの電圧の低下」の誤記と認められる。）

したがって、本願発明１は、引用文献１に記載された発明ではなく、また、当業者であっても、引用文献１に記載された発明に基いて容易に発明をすることができたものであるとはいえない。

２　本願発明２について

本願発明２も、本願発明１の「第１の切り替え回路」及び「第２の切り替え回路」と同一の構成を備えるものであるから、本願発明１と同じ理由により、引用文献１に記載された発明ではなく、また、当業者であっても、引用文献１に記載された発明に基いて容易に発明をすることができたものであるとはいえない。

第７　原査定についての判断

本件補正により、補正後の請求項１及び２に係る発明は、「第１の切り替え回路」及び「第２の切り替え回路」という技術的事項を有するものとなった。当該技術的事項は、原査定における引用文献Ａ（当審拒絶理由の引用文献１）及び引用文献Ｂには記載されておらず、本願出願時における周知技術でもないので、本願発明１及び２は、当業者であっても、引用文献Ａ及びＢに記載された発明に基いて容易に発明をすることができたものではない。

したがって、原査定を維持することはできない。

第８　むすび

以上のとおり、原査定の理由によって、本願を拒絶することはできない。

他に本願を拒絶すべき理由を発見しない。

よって、結論のとおり審決する。