2018-003522

特願２０１５－５１７９９９「マルチＣＰＵシステム」拒絶査定不服審判事件〔平成２６年１１月２７日国際公開、ＷＯ２０１４／１８８５６１、請求項の数（３）〕について、次のとおり審決する。

【結　論】 原査定を取り消す。 本願の発明は、特許すべきものとする。

【理　由】 第１　手続の経緯 本願は，２０１３年５月２３日を国際出願日とする出願であって，平成２８年８月３１日付けで拒絶理由通知がされ，平成２８年１１月２日付けで意見書が提出されるとともに手続補正がされ，平成２９年４月２５日付けで拒絶理由通知がされ，平成２９年７月６日付けで意見書が提出されるとともに手続補正がされ，平成２９年１２月２０日付けで拒絶査定（原査定）がされ，これに対し，平成３０年３月１２日に拒絶査定不服審判の請求がされると同時に手続補正がされ，平成３０年５月２４日付けで前置報告がされ，平成３０年１０月１８日付けで当審より拒絶理由通知がされ，平成３０年１２月１３日付けで意見書が提出されるとともに手続補正がされたものである。 第２　本願発明 本願請求項１－３に係る発明（以下，それぞれ「本願発明１」－「本願発明３」という。）は，平成３０年１２月１３日付けの手続補正で補正された特許請求の範囲の請求項１－３に記載された事項により特定される発明であり，本願発明１－３は以下のとおりの発明である。 「　【請求項１】 データ処理性能と電力消費量の異なる複数種類のＣＰＵを種類毎に複数個搭載した非対称マルチＣＰＵシステムであって， 全体的なデータ処理性能と電力消費量の最大値が段階的に相違するように複数の仮想プロセッサとＣＰＵの種類及び個数の組合せの形態との対応関係を規定する定義情報と，データ処理の環境といずれの前記仮想プロセッサを選択すれば良いかを示す仮想プロセッサの選択情報とを対応付けるＣＰＵの割当てルール情報と，を有し，前記ＣＰＵの割当てルール情報からデータ処理の環境に応じた仮想プロセッサの選択情報を選択し，該選択した仮想プロセッサの選択情報に基づいて前記定義情報の複数の仮想プロセッサの中から一つの仮想プロセッサを選択し，該選択した一つの仮想プロセッサに対応する前記定義情報のＣＰＵの種類及び個数の組合せで特定されるＣＰＵにデータ処理を割当て， データ処理に割当てるＣＰＵの種類と個数の制御は，ユーザースペースの制御プログラムによって，データ処理に用いることが可能なＣＰＵの種類と個数をカーネルに通知する処理であり， 前記ＣＰＵの割当てルール情報は，システムブートに際して，ユーザー設定により最初から使用しないＣＰＵについてはその動作をインアクティブにすることを含む，マルチＣＰＵシステム。」 本願発明２－３は，本願発明１を減縮した発明である。 第３　引用文献，引用発明等 １．引用文献１について （１）原査定の拒絶の理由に引用された引用文献１（特開２０１２－２５６３０６号公報）には，図面とともに次の事項が記載されている。（下線は当審で付与した。以下，同様。） Ａ　「【請求項１】 ソフトウェアを実行するための異種計算機システムであって， １つ以上の高性能プロセッサと， 該１つ以上の高性能プロセッサが該ソフトウェアのタスクを実行するのを支援するプロセッサ支援論理回路と， 該１つ以上の高性能プロセッサより少ない電力を消費するハイパーバイザプロセッサとを備え， 該プロセッサ支援論理回路に支援された該ハイパーバイザプロセッサは，自身が処理するのに十分な処理能力を有する該ソフトウェアのタスクを実行し，該１つ以上の高性能プロセッサを電力節約状態にするか，又は 該ハイパーバイザプロセッサは該１つ以上の高性能プロセッサを該電力節約状態から抜け出させて，自身が処理するのに不十分な処理能力を有する該ソフトウェアのタスクを実行させるか，又は 該１つ以上の高性能プロセッサと該ハイパーバイザプロセッサとが全てのプロセッサの結合された処理能力を必要とする該ソフトウェアのタスクを同時に実行する，異種計算機システム。」 Ｂ「【０００１】 本発明は，環境に配慮した演算処理，即ち演算消費電力の最小化に概ね関する。特に，本発明は，最小の演算消費電力で高性能演算処理する異種計算機システムを実現するようブリッジ論理回路を介して標準のｘ８６アーキテクチャに加えられた低電力マスタープロセッサを有する異種計算機に関する。」 Ｃ　「【００１５】 本発明は上記及び他の目的を達成するために，ｘ８６プロセッサとｘ８６演算処理アーキテクチャとを有するｘ８６コアと，ｘ８６プロセッサより低い性能を有するハイパーバイザプロセッサと，該ハイパーバイザプロセッサをｘ８６コアにｘ８６プロセッサのローカルバスを介して接続するブリッジ論理回路とを備え，該ハイパーバイザプロセッサは，自身が処理するのに十分な処理能力を有するソフトウェアタスクを実行し，該ｘ８６プロセッサを休止（スリープ／ハイバネーション／遮断）にし，該ハイパーバイザプロセッサはｘ８６プロセッサを起こして自身が処理するのに不十分な処理能力を有するソフトウェアタスクを実行させる異種計算機システムを提供する。」 Ｄ　「【００２８】 また，用語「高性能プロセッサ」は標準ｘ８６アーキテクチャ内の主ｘ８６プロセッサを指すために使用される。こう呼ばれるのは本異種計算機システムにおけるｘ８６プロセッサは大量の数字を処理するジョブを担当する事実を反映する。」 Ｅ　「【００４２】 図１～図４に示すように，本発明の異種計算機システムを構成する概念は，低電力マスター，現在最も適切そうな，ＡＲＭをｘ８６コンピュータに付加することである。この概念は，低電力ハイパーバイザプロセッサを高電力消費で主力のｘ８６をハイパーバイズするよう常時起こしておくことである。この概念では，ｘ８６はＡＲＭハイパーバイザプロセッサの下の純粋なスレーブであり，エネルギーを節約するために深い休止状態にされ，相対的に低性能プロセッサがシステムに割り当てられたタスクを処理できないか，不十分な時だけ活動させられる。」 Ｆ　「【図１】 」 （２）上記Ａの「ソフトウェアを実行するための異種計算機システムであって， １つ以上の高性能プロセッサと， 該１つ以上の高性能プロセッサが該ソフトウェアのタスクを実行するのを支援するプロセッサ支援論理回路と， 該１つ以上の高性能プロセッサより少ない電力を消費するハイパーバイザプロセッサとを備え」との記載，上記Ｃの「ｘ８６プロセッサとｘ８６演算処理アーキテクチャとを有するｘ８６コアと，ｘ８６プロセッサより低い性能を有するハイパーバイザプロセッサと，該ハイパーバイザプロセッサをｘ８６コアにｘ８６プロセッサのローカルバスを介して接続するブリッジ論理回路とを備え」との記載，及び上記Ｄの「用語「高性能プロセッサ」は標準ｘ８６アーキテクチャ内の主ｘ８６プロセッサを指すために使用される」との記載から，上記Ｃの「ｘ８６プロセッサ」は，上記Ａの「高性能プロセッサ」に対応するものであり，上記Ａの「１つ以上の高性能プロセッサ」との記載から，引用文献１の異種計算機システムは，「高性能プロセッサ」である「ｘ８６プロセッサ」を「１つ以上」備えることが記載されていると認められる。 したがって，上記引用文献１には次の発明（以下，「引用発明」という。）が記載されていると認められる。 「最小の演算消費電力で高性能演算処理する異種計算機システムであって， １つ以上のｘ８６プロセッサとｘ８６演算処理アーキテクチャとを有するｘ８６コアと，ｘ８６プロセッサより低い性能を有するハイパーバイザプロセッサと，該ハイパーバイザプロセッサをｘ８６コアにｘ８６プロセッサのローカルバスを介して接続するブリッジ論理回路とを備え， 該ハイパーバイザプロセッサは，自身が処理するのに十分な処理能力を有するソフトウェアタスクを実行し，該ｘ８６プロセッサを休止（スリープ／ハイバネーション／遮断）にし， 該ハイパーバイザプロセッサは，ｘ８６プロセッサを起こして自身が処理するのに不十分な処理能力を有するソフトウェアタスクを実行させ， 低電力ハイパーバイザプロセッサを高電力消費で主力のｘ８６をハイパーバイズするよう常時起こしておく一方で，ｘ８６は，ＡＲＭハイパーバイザプロセッサの下の純粋なスレーブとして，エネルギーを節約するために深い休止状態にされ，相対的に低性能プロセッサがシステムに割り当てられたタスクを処理できないか，不十分な時だけ活動させられる， 異種計算機システム。」 ２．引用文献２について （１）また，原査定の拒絶の理由に引用された引用文献２（特開２００５－８５１６４号公報）には，図面とともに次の事項が記載されている。 Ｇ　「【００８０】 制御部２は，図２（当審注：「図２」は「図１」の誤記と認められる。）に示すように，制御回路１０，ジョブ処理量見積り部１１，動作点ＬＵＴ（記憶部）１２，ＰＬＬ（クロック供給部）１３，発振回路（クロック供給部）１４，プログラマブル電源（電源電圧供給部）１５，Ｇａｔｉｎｇ回路１６ａ～１６ｄ，およびプロセッサコア（プロセッサ）１７ａ～１７ｄを備えている。この制御部２には，所定の制御回路１０を介して制御信号が入出力され，またバスラインＢを介してデータ信号が入出力される。」 Ｈ　「【０１３６】 以上のように，本実施形態に係る画像形成装置１は，マルチプロセッサシステムとしての制御部２を備えている。制御部２は，同じ処理能力でも消費電力の少ない方，または処理能力が大きくかつ消費電力の少ない方の動作点，プロセッサ数を選択する。動作点ＬＵＴ１２には，実際のジョブの処理の前に予め計算して選択された動作点（動作周波数，動作電圧）と動作プロセッサ数の組を，テーブルとして記憶している。また，テーブルに，その場合の処理能力，消費電力を含めてもよい。そして，実際の処理の際には，制御回路１０が動作点ＬＵＴ１２に記憶されたテーブルを読み出して，必要となる処理能力よりも高い処理能力に相当する動作点のうち，消費電力が最も小さいものを選択し，その動作点とプロセッサ個数とを抽出する。これによって，見積りによって得た，必要とされる処理能力に応じた，最適な（最も消費電力の少ない）動作点・動作プロセッサ数を，即時に得ることができる。」 Ｉ　「【図１】 」 （２）したがって，上記引用文献２には次の技術的事項（以下，「引用文献２記載事項」という。）が記載されていると認められる。 「マルチプロセッサシステムとしての制御部２は，制御回路１０，動作点ＬＵＴ（記憶部）１２及びプロセッサコア（プロセッサ）１７ａ～１７ｄを備えており， 動作点ＬＵＴ１２には，実際のジョブの処理の前に予め計算して選択された動作点（動作周波数，動作電圧）と動作プロセッサ数の組を，テーブルとして記憶しており， 実際の処理の際には，制御回路１０が動作点ＬＵＴ１２に記憶されたテーブルを読み出して，必要となる処理能力よりも高い処理能力に相当する動作点のうち，消費電力が最も小さいものを選択し，その動作点とプロセッサ個数とを抽出することによって，必要とされる処理能力に応じた，最適な（最も消費電力の少ない）動作点・動作プロセッサ数を，即時に得ることができる。」 ３．引用文献３について また，原査定の拒絶の理由に引用された引用文献３（特開平６－５９９０６号公報）には，図面とともに次の事項が記載されている。 Ｊ　「【００２５】以上本発明の実施例を説明した。上記実施例は，ＯＳ下でのスケジューリングによる実現方式を説明したが，ユーザプログラムからＯＳに空きプロセッサ台数を問い合わせる命令と指定台数のプロセッサを確保する命令と，使用プロセッサを開放する命令を用意し，ユーザプログラムによってその使用プロセッサの確保を行わせ，ユーザプログラムの指示によって指定プロセッサ台数用のソースプログラムもしくはオブジェクトコードの生成を行って，確保したプロセッサ上でその実行を行わせ，更にジョブの終了後にはユーザプログラムの責任で確保していたプロセッサを開放させる事も可能である。」 ４．引用文献４について また，前置報告書において周知技術を示す文献として引用された引用文献４（特開２００７－２１３２８６号公報）には，図面とともに次の事項が記載されている。 Ｋ　「【０００５】 このような負荷の減少に対応できるように，サーバの中にはプロセッサ毎に有効，無効の設定が可能となるような機能を搭載している装置もある。この種の装置の場合，初期導入時には，ユーザが現時点で必要な数だけプロセッサを有効とし，有効としたプロセッサ数分の使用料を支払う。負荷増大時には追加費用により無効に設定されていたプロセッサを一定期間だけ有効とする。この状態から負荷が減少した時には追加で有効としていたプロセッサを再度無効にして使用料を削減する。しかし，この装置であっても追加でプロセッサを有効とする際に負荷のピークと期間を予測し，期間を定めて料金を支払う料金体系となっているため，負荷が予測とは異なった場合，例えば図１０のように，契約後の実際のコンピュータ使用量が予想よりも少ない時には導入費用の無駄が発生する。図１０において，９３aは期間限定で増設した場合の負荷を示している。９aと９bは図９と同じ意味を示す。」 ５．引用文献５について また，前置報告書において周知技術を示す文献として引用された引用文献５（特開２００９－２３０２２０号公報）には，図面とともに次の事項が記載されている。 Ｌ　「【００３５】 また，この半導体デバイス内の構成要素である画像情報処理部１０２は，それぞれが，多種類の処理能力（高性能，中性能，低性能等の各段階の処理能力）のうちの１つの処理能力を有する複数のマイクロプロセッサ（超小型処理装置：以下，プロセッサ）から構成される。 【００３６】 本実施例では，１つの高性能プロセッサ１１１（プロセッサＡ）と，該高性能プロセッサＡの次に高い（一段低い）処理能力を有する１つの中性能プロセッサ１１２（プロセッサＢ）と，該中性能プロセッサＢの次に高い（一段低い）処理能力を有する３つの低性能プロセッサ１１３，１１４，１１５，１１６〔プロセッサＣ（Ｃ１，Ｃ２，Ｃ３）〕を備えて構成される。 【００３７】 制御部１０１もプロセッサで構成され，プリンタドライバ３４２から入力された印刷ジョブ（ＰＤＬと処理負荷情報を含む）中の処理負荷情報に基づき印刷指示された文書ファイルの各頁の処理負荷の見積もりを行い，３種類（高性能，中性能，低性能）のプロセッサＡ，Ｂ，Ｃ１～Ｃ３に対する処理の割り当てを行う機能を有する。」 Ｍ　「【図３】 」 第４　対比・判断 １．本願発明１について （１）対比 本願発明１と引用発明とを対比すると，次のことがいえる。 （ア）引用発明の「ハイパーバイザプロセッサ」は，「ｘ８６プロセッサより低い性能を有する」ものであるから，引用発明の「ハイパーバイザプロセッサ」と「ｘ８６プロセッサ」とは，「データ処理性能」の「異なる」プロセッサであるといえ，また，引用発明の「低電力ハイパーバイザプロセッサ」は，「高電力消費で主力のｘ８６」をハイパーバイズするものであるから，引用発明の「ハイパーバイザプロセッサ」と「ｘ８６プロセッサ」とは「電力消費量」の「異なる」プロセッサであるといえるので，引用発明の「１つ以上のｘ８６プロセッサとｘ８６演算処理アーキテクチャとを有するｘ８６コアと，ｘ８６プロセッサより低い性能を有するハイパーバイザプロセッサと，該ハイパーバイザプロセッサをｘ８６コアにｘ８６プロセッサのローカルバスを介して接続するブリッジ論理回路とを備え」た「異種計算機システム」と本願発明１の「データ処理性能と電力消費量の異なる複数種類のＣＰＵを種類毎に複数個搭載した非対称マルチＣＰＵシステム」とは，後記する点で相違するものの，“データ処理性能と電力消費量の異なる複数種類のＣＰＵを搭載した非対称マルチＣＰＵシステム”である点で共通する。 （イ）本願発明１は，「データ処理の環境」に応じた「仮想プロセッサの選択情報」を選択し，「該選択した仮想プロセッサの選択情報」に基づいて「仮想プロセッサ」を選択し，「該選択した一つの仮想プロセッサ」に対応する「ＣＰＵ」にデータ処理を割当てるものであるところ，ここでの「データ処理の環境」は，本願明細書の段落【００１９】の 「　〔４〕＜データ処理の負荷，発熱状況，電池残量，ユーザー設定＞ 項２又は３において前記データ処理の環境は，データ処理の負荷（１ｂ）の大小で把握される第１環境，データ処理の負荷（１ｂ）の大小及び発熱状況（１ｃ）で把握される第２環境，データ処理の負荷（１ｂ）の大小，発熱状況（１ｃ）及び電池残量（１ｄ）で把握される第３環境，又はユーザー設定（１ｅ，１ｆ），データ処理の負荷（１ｂ）の大小，発熱状況（１ｃ）及び電池残量（１ｄ）で把握される第４環境である。」との記載からすると，例えば，「データ処理の負荷（１ｂ）の大小で把握される環境」を含むものであるから，本願発明１は，“データ処理の負荷に応じて，ＣＰＵにデータ処理を割り当てる”ものといえる。 一方，引用発明は，「ｘ８６は，ＡＲＭハイパーバイザプロセッサの下の純粋なスレーブとして，エネルギーを節約するために深い休止状態にされ，相対的に低性能プロセッサがシステムに割り当てられたタスクを処理できないか，不十分な時だけ活動させられる」ものであり，「低性能プロセッサがシステムに割り当てられたタスクを処理できない」という“データ処理の負荷の大小”に応じて，“ｘ８６”が“活動させられ”て，「システムに割り当てられたタスク」，すなわち“データ処理”を“ｘ８６”に“割り当てる”ものであるとみることができる。 してみれば，引用発明と本願発明１とは，後記する点で相違するものの，“（「データ処理の負荷の大小」という）データ処理の環境に応じて，ＣＰＵにデータ処理を割当て”ている点で共通する。 したがって，本願発明１と引用発明との間には，次の一致点，相違点があるといえる。 （一致点） 「データ処理性能と電力消費量の異なる複数種類のＣＰＵを搭載した非対称マルチＣＰＵシステムであって， データ処理の環境に応じて，ＣＰＵにデータ処理を割当てる， マルチＣＰＵシステム。」 （相違点） （相違点１）本願発明１の「マルチＣＰＵシステム」は，複数種類のＣＰＵを「種類毎に複数個」搭載したものであるのに対して，引用発明の「異種計算機システム」は，複数種類のＣＰＵを搭載するものの，複数種類のＣＰＵを「種類毎に複数個」搭載することは，特定されていない点。 （相違点２）本願発明１の「マルチＣＰＵシステム」は，「全体的なデータ処理性能と電力消費量の最大値が段階的に相違するように複数の仮想プロセッサとＣＰＵの種類及び個数の組合せの形態との対応関係を規定する定義情報と，データ処理の環境といずれの前記仮想プロセッサを選択すれば良いかを示す仮想プロセッサの選択情報とを対応付けるＣＰＵの割当てルール情報と，を有し，前記ＣＰＵの割当てルール情報からデータ処理の環境に応じた仮想プロセッサの選択情報を選択し，該選択した仮想プロセッサの選択情報に基づいて前記定義情報の複数の仮想プロセッサの中から一つの仮想プロセッサを選択し，該選択した一つの仮想プロセッサに対応する前記定義情報のＣＰＵの種類及び個数の組合せで特定されるＣＰＵにデータ処理を割当て」ているのに対して，引用発明の「異種計算機システム」は，データ処理の環境に応じて，ＣＰＵにデータ処理を割当てるものの，上記したような構成は特定されていない点。 （相違点３）本願発明１の「マルチＣＰＵシステム」においては，「データ処理に割当てるＣＰＵの種類と個数の制御は，ユーザースペースの制御プログラムによって，データ処理に用いることが可能なＣＰＵの種類と個数をカーネルに通知する処理であ」るのに対して，引用発明の「異種計算機システム」においては，そのような構成は特定されていない点。 （相違点４）本願発明１の「マルチＣＰＵシステム」においては，「前記ＣＰＵの割当てルール情報は，システムブートに際して，ユーザー設定により最初から使用しないＣＰＵについてはその動作をインアクティブにすることを含む」のに対して，引用発明の「異種計算機システム」においては，そのような構成は特定されていない点。 （２）相違点についての判断 事案に鑑みて，上記相違点２について先に検討すると，本願発明１の「マルチＣＰＵシステム」は，「全体的なデータ処理性能と電力消費量の最大値が段階的に相違するように複数の仮想プロセッサとＣＰＵの種類及び個数の組合せの形態との対応関係を規定する定義情報と，データ処理の環境といずれの前記仮想プロセッサを選択すれば良いかを示す仮想プロセッサの選択情報とを対応付けるＣＰＵの割当てルール情報と，を有し，前記ＣＰＵの割当てルール情報からデータ処理の環境に応じた仮想プロセッサの選択情報を選択し，該選択した仮想プロセッサの選択情報に基づいて前記定義情報の複数の仮想プロセッサの中から一つの仮想プロセッサを選択し，該選択した一つの仮想プロセッサに対応する前記定義情報のＣＰＵの種類及び個数の組合せで特定されるＣＰＵにデータ処理を割当て」るものであり，当該「データ処理」の「割当て」は， 「全体的なデータ処理性能と電力消費量の最大値が段階的に相違するように複数の仮想プロセッサとＣＰＵの種類及び個数の組合せの形態との対応関係を規定する定義情報」と，「データ処理の環境といずれの前記仮想プロセッサを選択すれば良いかを示す仮想プロセッサの選択情報とを対応付けるＣＰＵの割当てルール情報」という２つの「情報」を用いて，「データ処理の環境」に応じた「仮想プロセッサの選択情報」を選択するという“第１の処理”と，「該選択した仮想プロセッサの選択情報」に基づいて選択された「一つの仮想プロセッサ」に対応する「ＣＰＵ」に「データ処理を割当て」るという“第２の処理”とを“２段階”で実行するものであるところ，引用発明には，このような“２段階の処理”（以下，“２段階処理”という。）を実行することは特定されておらず，また，引用文献１には，上記したような“２段階処理”を示唆する記載もない。 また，引用文献２には，「マルチプロセッサシステムとしての制御部２は，制御回路１０，動作点ＬＵＴ（記憶部）１２及びプロセッサコア（プロセッサ）１７ａ～１７ｄを備えており， 動作点ＬＵＴ１２には，実際のジョブの処理の前に予め計算して選択された動作点（動作周波数，動作電圧）と動作プロセッサ数の組を，テーブルとして記憶しており， 実際の処理の際には，制御回路１０が動作点ＬＵＴ１２に記憶されたテーブルを読み出して，必要となる処理能力よりも高い処理能力に相当する動作点のうち，消費電力が最も小さいものを選択し，その動作点とプロセッサ個数とを抽出することによって，必要とされる処理能力に応じた，最適な（最も消費電力の少ない）動作点・動作プロセッサ数を，即時に得ることができる。」という引用文献２記載事項が記載されており，この記載から，ルックアップテーブルを参照して動作点・動作プロセッサ数を得る処理は読み取れるものの，この処理は上記“２段階処理”とは異なるものであり，また，上記“２段階処理”を示唆するものでもないことから，引用発明に引用文献２記載事項を適用しても，上記相違点２に係る“２段階処理”の構成となるものではない。 さらに，引用文献３～５にも，上記“２段階処理”に関する記載はなく，また，この“２段階処理”が当該技術分野における周知技術であったとも認められない。 そうすると，当業者であっても，引用発明に引用文献２記載事項及び引用文献３～５に記載の事項を適用して，上記相違点２に係る“２段階処理”，すなわち，マルチＣＰＵシステムが，全体的なデータ処理性能と電力消費量の最大値が段階的に相違するように複数の仮想プロセッサとＣＰＵの種類及び個数の組合せの形態との対応関係を規定する定義情報と，データ処理の環境といずれの前記仮想プロセッサを選択すれば良いかを示す仮想プロセッサの選択情報とを対応付けるＣＰＵの割当てルール情報と，を有し，前記ＣＰＵの割当てルール情報からデータ処理の環境に応じた仮想プロセッサの選択情報を選択し，該選択した仮想プロセッサの選択情報に基づいて前記定義情報の複数の仮想プロセッサの中から一つの仮想プロセッサを選択し，該選択した一つの仮想プロセッサに対応する前記定義情報のＣＰＵの種類及び個数の組合せで特定されるＣＰＵにデータ処理を割当てるように構成することを容易に想到することができたとはいえない。 したがって，他の相違点について判断するまでもなく，本願発明１は，当業者であっても引用発明，引用文献２記載事項，及び引用文献３～５に記載の事項に基づいて容易に発明できたものであるとはいえない。 ２．本願発明２－３について 本願発明２－３は，本願発明１を減縮した発明であり，上記相違点２に係る構成と同一の構成を備えるものであるから，本願発明１と同様の理由により，当業者であっても，引用発明，引用文献２記載事項，及び引用文献３～５に記載の事項に基づいて容易に発明できたものとはいえない。 第５　原査定の概要及び原査定についての判断 原査定は，請求項１－３について上記引用文献１－３に基づいて，当業者が容易に発明できたものであるから，特許法第２９条第２項の規定により特許を受けることができないというものである。しかしながら，平成３０年１２月１３日付け手続補正により補正された請求項１は，上記相違点２に係る構成を有するものとなっており，上記のとおり，本願発明１－３は，引用発明，引用文献２記載事項，及び引用文献３～５に記載の事項に基づいて，当業者が容易に発明できたものではない。したがって，原査定を維持することはできない。 第６　当審拒絶理由について ＜特許法第３６条第６項第２号について＞ 当審では，請求項１の「データ処理の環境に応じて前記ＣＰＵの割当てルール情報に基づいて前記定義情報から選択した形態で特定されるＣＰＵにデータ処理を割当て」との記載は，「データ処理の環境」に対して，どのような「ルール情報」及び「定義情報」を用いたどのような情報処理を行うことで，「ＣＰＵの種類と個数の組合せの形態」を選択しているのかが明確ではないとの拒絶の理由を通知しているが，平成３０年１２月１３日付けの手続補正において，「全体的なデータ処理性能と電力消費量の最大値が段階的に相違するように複数の仮想プロセッサとＣＰＵの種類及び個数の組合せの形態との対応関係を規定する定義情報と，データ処理の環境といずれの前記仮想プロセッサを選択すれば良いかを示す仮想プロセッサの選択情報とを対応付けるＣＰＵの割当てルール情報と，を有し，前記ＣＰＵの割当てルール情報からデータ処理の環境に応じた仮想プロセッサの選択情報を選択し，該選択した仮想プロセッサの選択情報に基づいて前記定義情報の複数の仮想プロセッサの中から一つの仮想プロセッサを選択し，該選択した一つの仮想プロセッサに対応する前記定義情報のＣＰＵの種類及び個数の組合せで特定されるＣＰＵにデータ処理を割当て」と補正された結果，この拒絶の理由は解消した。 第７　むすび 以上のとおり，本願発明１－３は，当業者が引用発明，引用文献２記載事項，及び引用文献３～５に記載の事項に基づいて容易に発明をすることができたものではない。 したがって，原査定の理由によっては，本願を拒絶することはできない。 また，他に本願を拒絶すべき理由を発見しない。 よって，結論のとおり審決する。