2016-015326

特願２０１４－２１５４１２「パッケージ構造及びその製造方法」拒絶査定不服審判事件〔平成２７年１０月２２日出願公開、特開２０１５－１８５８４５〕について、次のとおり審決する。

【結　論】 本件審判の請求は、成り立たない。

【理　由】 第１　手続の経緯 本願は、平成２６年１０月２２日（パリ条約による優先権主張２０１４年３月２５日　台湾（ＴＷ））の出願であって、平成２８年１月２５日付けで拒絶理由通知がなされたのに対して、同年５月２０日付けで手続補正がなされたが、同年６月１３日付けで拒絶査定がなされ、これに対して、同年１０月１２日に拒絶査定不服審判が請求されるとともに手続補正がなされたものである。 第２　平成２８年１０月１２日付けの手続補正についての補正却下の決定 ［補正却下の決定の結論］ 平成２８年１０月１２日付の手続補正を却下する。 ［理由］ １．補正後の本願発明 平成２８年１０月１２日付けの手続補正（以下、「本件補正」という。）は、特許請求の範囲について補正するものであって、請求項１については、本件補正前（すなわち、平成２８年５月２０日付け手続補正による補正後）に、 「　　【請求項１】 パッケージ構造において、 一つの絶縁保護層と、 導線層であって、該導線層は、少なくとも一つの金属配線及び誘電材料を包含し、該少なくとも一つの金属配線は、該絶縁保護層の上に設置され、該誘電材料は該導線層内の該少なくとも一つの金属配線以外の部分に充填され、且つ該誘電材料と該少なくとも一つの金属配線は同じ厚さを有する、上記導線層と、 一つの第１パッケージユニットであって、複数の金属柱状物、第１集積回路チップ、第１成形コンパウンド層を包含し、並びに該導線層の上に設置され、これら金属柱状物は電気メッキ或いは蒸着により導電柱領域内に形成されて該少なくとも一つの金属配線に電気的に接続され、該第１集積回路チップは素子領域内に設置され並びに該少なくとも一つの金属配線に電気的に接続され、該第１成形コンパウンド層は該第１パッケージユニット内のこれら金属柱状物及び該第１集積回路チップ以外の部分に充填される上記第１パッケージユニットと、 を包含することを特徴とする、パッケージ構造。 【請求項２】 請求項１記載のパッケージ構造において、さらに、 一つの第２パッケージユニットであって、第２集積回路チップと第２成形コンパウンド層を包含し、並びに該第１パッケージユニットの上に設置され、該第２集積回路チップはこれら金属柱状物に電気的に接続され、且つ該第２成形コンパウンド層は該第２パッケージユニット内の該第２集積回路チップ以外の部分に充填される、上記第２パッケージユニット、 を包含することを特徴とする、パッケージ構造。 【請求項３】 請求項１記載のパッケージ構造において、該誘電材料と該第１成形コンパウンド層は、同じ或いは異なる材料組成を有することを特徴とする、パッケージ構造。 【請求項４】 請求項１記載のパッケージ構造において、これら金属柱状物は銅柱とされることを特徴とする、パッケージ構造。 【請求項５】 請求項１記載のパッケージ構造において、該第１成形コンパウンド層の組成材料は、ノボラック樹脂（Ｎｏｖｏｌａｃ－Ｂａｓｅｄ　Ｒｅｓｉｎ）、エポキシ樹脂（Ｅｐｏｘｙ－Ｂａｓｅｄ　Ｒｅｓｉｎ）、或いはシリコン樹脂（Ｓｉｌｉｃｏｎｅ－Ｂａｓｅｄ　Ｒｅｓｉｎ）を包含することを特徴とする、パッケージ構造。 【請求項６】 請求項２記載のパッケージ構造において、該第２成形コンパウンド層の組成材料は、ノボラック樹脂、エポキシ樹脂、或いはシリコン樹脂を包含することを特徴とする、パッケージ構造。 【請求項７】 請求項１記載のパッケージ構造において、該第１集積回路チップは複数の第１伝導性のピンを具え、それは少なくとも一つの金属配線に接続されることを特徴とする、パッケージ構造。 【請求項８】 請求項２記載のパッケージ構造において、該第２集積回路チップは複数の第２伝導性のピンを具え、それはこれら金属柱状物に接続されることを特徴とする、パッケージ構造。 【請求項９】 請求項１記載のパッケージ構造において、複数の電気接続素子が該絶縁保護層の下に設置され、並びに該少なくとも一つの金属配線に電気的に接続されることを特徴とする、パッケージ構造。 【請求項１０】 パッケージ構造の製造方法において、以下のステップ、すなわち、 （Ａ）一つのキャリアーを提供する、 （Ｂ）一つの導線層を該キャリアーの上に形成し、該導線層は少なくとも一つの金属配線を包含し、電気メッキ或いは蒸着により第１金属層を該キャリアーの上に形成し、一部の該第１金属層を除去して、該少なくとも一つの金属配線のパターンを形成し、及び、誘電材料を該第１金属層の除去された部分に形成し、該誘電材料と該第１金属層に共同で該導線層を構成させ、且つ該誘電材料と該第１金属層は同じ厚さを有する、 （Ｃ）電気メッキ或いは蒸着により複数の金属柱状物を該導線層の上に形成し、これら金属柱状物を該少なくとも一つの金属配線に電気的に接続する、 （Ｄ）一つの第１集積回路チップを該導線層の上に設置し、該第１集積回路チップを該少なくとも一つの金属配線に電気的に接続し、且つ該第１集積回路チップとこれら金属柱状物が相互に重畳しないようにする、 （Ｅ）一つの第１成形コンパウンド層を該キャリアーの上に形成し、該第１成形コンパウンド層に該キャリアー上の全ての該導線層、これら金属柱状物、及び該第１集積回路チップを被覆させる、 （Ｆ）一部の該第１成形コンパウンド層を除去し、これら金属柱状物を露出させる、 （Ｇ）一つの第２集積回路チップを該第１成形コンパウンド層の上に設置し、該第２集積回路チップをこれら金属柱状物に電気的に接続する、 （Ｈ）一つの第２成形コンパウンド層を該第１成形コンパウンド層の上に形成し、該第２成形コンパウンド層で該第２集積回路チップを被覆する、及び、 （Ｉ）該キャリアーを除去し、並びに該導線層の下に絶縁保護層を形成する、 以上を包含することを特徴とする、パッケージ構造の製造方法。 【請求項１１】 請求項１０記載のパッケージ構造の製造方法において、そのうち（Ｂ）のステップは、第１ホトレジスト層を該載置基板の上に形成し、並びに該第１ホトレジスト層をパターニングし、第１金属層を該パターニングした第１ホトレジスト層が形成する開口領域内に形成し、及び、該第１ホトレジスト層を除去し、並びに該第１金属層のパターニングを同時に完成し、こうして該少なくとも一つの金属配線を形成し、以上を包含することを特徴とする、パッケージ構造の製造方法。 【請求項１２】 請求項１０記載のパッケージ構造の製造方法において、そのうち、（Ｃ）のステップは、 一つの第２ホトレジスト層を該キャリアーの上に形成し、並びに該第２ホトレジスト層をパターニングし、 一つの第２金属層を該第２ホトレジスト層上に形成し、 該第２ホトレジスト層を除去し、並びに該第２金属層のパターニングを同時に完成し、これによりこれら金属柱状物を形成し、 以上を包含することを特徴とする、パッケージ構造の製造方法。 【請求項１３】 請求項１０記載のパッケージ構造の製造方法において、該第１集積回路チップは複数の第１伝導性のピンを具え、該第１集積回路チップが該導線層の上に設置されるとき、これら第１伝導性のピンは該少なくとも一つの金属配線に接続されることを特徴とする、パッケージ構造の製造方法。 【請求項１４】 請求項１０記載のパッケージ構造の製造方法において、（Ｅ）のステップは、トップモールディング、圧縮モールディング、トランスファーモールディング或いは射出成形を採用して達成されることを特徴とする、パッケージ構造。 【請求項１５】 請求項１４記載のパッケージ構造の製造方法において、そのうち、該第１成形コンパウンド層の材料は、ノボラック樹脂、エポキシ樹脂、或いはシリコン樹脂を包含することを特徴とする、パッケージ構造の製造方法。 【請求項１６】 請求項１０記載のパッケージ構造の製造方法において、そのうち、（Ｆ）のステップは、研磨、サンドブラスト、プラズマ、或いはケミカルエッチング方式を包含し、上から下に、第１成形コンパウンド層を、これら金属柱状物の上端面が露出するまで除去することを特徴とする、パッケージ構造の製造方法。 【請求項１７】 請求項１０記載のパッケージ構造の製造方法において、該第２集積回路チップは、複数の第２伝導性のピンを有し、該第２集積回路チップが該第１成形コンパウンド層の上に設置されるとき、これら第２伝導性のピンはこれら金属柱状物の露出部分に接続されることを特徴とする、パッケージ構造の製造方法。 【請求項１８】 請求項１０記載のパッケージ構造の製造方法において、そのうち、（Ｈ）のステップは、トップモールディング、圧縮モールディング、トランスファーモールディング或いは射出成形を採用して達成されることを特徴とする、パッケージ構造の製造方法。 【請求項１９】 請求項１８記載のパッケージ構造の製造方法において、そのうち、該第２成形コンパウンド層の材料は、ノボラック樹脂、エポキシ樹脂、或いはシリコン樹脂を包含することを特徴とする、パッケージ構造の製造方法。」 とあったところを、 「　　【請求項１】 パッケージ構造において、 絶縁保護層と、 導線層であって、該導線層は、少なくとも一つの金属配線を包含し、該少なくとも一つの金属配線は、該絶縁保護層の上に設置され、上記導線層と、 第１パッケージユニットであって、複数の金属柱状物、第１集積回路チップ、第１成形コンパウンド層、該第１集積回路チップ及びこれら金属柱状物の以外の部分を包含し、並びに該導線層の上に設置され、これら金属柱状物は導電柱領域内に位置し該少なくとも一つの金属配線に電気的に接続され、該第１集積回路チップは素子領域内に設置され並びに該少なくとも一つの金属配線に電気的に接続され、該以外の部分は該第１パッケージユニットが該第１集積回路チップ及びこれら金属柱状物に占用されていない空間であり、該第１成形コンパウンド層は以外の部分に充填される上記第１パッケージユニットと、 を包含し、 これら金属柱状物の上部の表面、該第１集積回路チップの上部の表面及び該第１成形コンパウンド層の上部の表面には平坦な表面が形成され、該第１集積回路チップの上部の表面は該第１成形コンパウンド層の上部の表面に被覆されなく、しかも該平坦な表面は該第１パッケージユニットの上部の表面であることを特徴とする、パッケージ構造。 【請求項２】 請求項１記載のパッケージ構造において、さらに、 第２パッケージユニットであって、第２集積回路チップと第２成形コンパウンド層を包含し、並びに該第１パッケージユニットの上部の表面に設置され、該第２集積回路チップはこれら金属柱状物に電気的に接続され、且つ該第２成形コンパウンド層は該第２パッケージユニット内の該第２集積回路チップ以外の部分に充填される、上記第２パッケージユニット、 を包含することを特徴とする、パッケージ構造。 【請求項３】 請求項１記載のパッケージ構造において、該導線層はさらに、一つの誘電材料層を包含し、それは該導線層内の、該少なくとも一つの金属配線以外の部分に充填されることを特徴とする、パッケージ構造。 【請求項４】 請求項３記載のパッケージ構造において、該誘電材料層と該第１成形コンパウンド層は、同じ或いは異なる材料組成を有することを特徴とする、パッケージ構造。 【請求項５】 請求項１記載のパッケージ構造において、これら金属柱状物は銅柱とされることを特徴とする、パッケージ構造。 【請求項６】 請求項１記載のパッケージ構造において、該第１成形コンパウンド層の組成材料は、ノボラック樹脂（Ｎｏｖｏｌａｃ－Ｂａｓｅｄ　Ｒｅｓｉｎ）、エポキシ樹脂（Ｅｐｏｘｙ－Ｂａｓｅｄ　Ｒｅｓｉｎ）、或いはシリコン樹脂（Ｓｉｌｉｃｏｎｅ－Ｂａｓｅｄ　Ｒｅｓｉｎ）を包含することを特徴とする、パッケージ構造。 【請求項７】 請求項２記載のパッケージ構造において、該第２成形コンパウンド層の組成材料は、ノボラック樹脂、エポキシ樹脂、或いはシリコン樹脂を包含することを特徴とする、パッケージ構造。 【請求項８】 請求項１記載のパッケージ構造において、該第１集積回路チップは複数の第１伝導性のピンを具え、それは少なくとも一つの金属配線に接続されることを特徴とする、パッケージ構造。 【請求項９】 請求項２記載のパッケージ構造において、該第２集積回路チップは複数の第２伝導性のピンを具え、それはこれら金属柱状物に接続されることを特徴とする、パッケージ構造。 【請求項１０】 請求項１記載のパッケージ構造において、複数の電気接続素子が該絶縁保護層の下に設置され、並びに該少なくとも一つの金属配線に電気的に接続されることを特徴とする、パッケージ構造。 【請求項１１】 パッケージ構造の製造方法において、 パッケージ構造は絶縁保護層と、 少なくとも一つの金属配線を包含して該絶縁保護層の上に設置される一つの導線層と、 第１パッケージユニットであって、複数の金属柱状物、第１集積回路チップ、第１成形コンパウンド層を包含し、並びに該導線層の上に設置され、これら金属柱状物は導電柱領域内に設置されて該少なくとも一つの金属配線に電気的に接続され、該第１集積回路チップは素子領域内に設置され並びに該少なくとも一つの金属配線に電気的に接続され、該第１成形コンパウンド層は該第１パッケージユニット内のこれら金属柱状物及び該第１集積回路チップ以外の部分に充填される上記第１パッケージユニットと、 を包含し、 以下のステップ、すなわち、 （Ａ）キャリアーを提供する、 （Ｂ）導線層を該キャリアーの上に形成し、該導線層は少なくとも一つの金属配線を包含する、 （Ｃ）これら金属柱状物を該導線層の上に形成し、これら金属柱状物を該少なくとも一つの金属配線に電気的に接続する、 （Ｄ）該第１集積回路チップを該導線層の上に設置し、該第１集積回路チップを該少なくとも一つの金属配線に電気的に接続し、且つ該第１集積回路チップとこれら金属柱状物が相互に重畳しないようにする、 （Ｅ）コンパウンド材料を該キャリアーの上に形成し、該コンパウンド材料が該キャリアー上の全ての該導線層、これら金属柱状物、及び該第１集積回路チップを被覆させる、 （Ｆ）一部のコンパウンド材料を除去して該第１成形コンパウンド層を形成し、これら金属柱状物を露出させる、 （Ｇ）該キャリアーを除去し、並びに該導線層の下に絶縁保護層を形成する、 以上を包含することを特徴とする、パッケージ構造の製造方法。 【請求項１２】 請求項１１記載のパッケージ構造の製造方法において、そのうち（Ｂ）のステップは、 第１ホトレジスト層を該キャリアーの上に形成し、並びに該第１ホトレジスト層をパターニングし、第１金属層を該パターニングした第１ホトレジスト層が形成する開口領域内に形成し、及び、該第１ホトレジスト層を除去し、並びに該第１金属層のパターニングを同時に完成し、こうして該少なくとも一つの金属配線を形成し、以上を包含することを特徴とする、パッケージ構造の製造方法。 【請求項１３】 請求項１１記載のパッケージ構造の製造方法において、そのうち、（Ｂ）のステップは、 誘電層を該キャリアーの上に形成し、 一部の該誘電層を除去して、該少なくとも一つの金属配線のパターンを形成し、 第１金属層を該誘電層の除去された部分に形成し、これにより該少なくとも一つの金属配線を形成し、 以上を包含することを特徴とする、パッケージ構造の製造方法。 【請求項１４】 請求項１１記載のパッケージ構造の製造方法において、そのうち、（Ｂ）のステップは、 第１金属層を該キャリアーの上に形成し、 一部の該第１金属層を除去し、これにより該少なくとも一つの金属配線のパターンを形成し、 誘電材料層を、該第１金属層の除去された部分に形成し、該誘電材料層と該第１金属層に共同で該導線層を構成させ、 以上を包含することを特徴とする、パッケージ構造の製造方法。 【請求項１５】 請求項１１記載のパッケージ構造の製造方法において、そのうち、（Ｃ）のステップは、 一つの第２ホトレジスト層を該キャリアーの上に形成し、並びに該第２ホトレジスト層をパターニングし、 第２金属層を該第２ホトレジスト層上に形成し、 該第２ホトレジスト層を除去し、並びに該第２金属層のパターニングを同時に完成し、これによりこれら金属柱状物を形成し、 以上を包含することを特徴とする、パッケージ構造の製造方法。 【請求項１６】 請求項１１記載のパッケージ構造の製造方法において、該第１集積回路チップは複数の第１伝導性のピンを具え、該第１集積回路チップが該導線層の上に設置されるとき、これら第１伝導性のピンは該少なくとも一つの金属配線に接続されることを特徴とする、パッケージ構造の製造方法。 【請求項１７】 請求項１１記載のパッケージ構造の製造方法において、（Ｅ）のステップは、トップモールディング、圧縮モールディング、トランスファーモールディング或いは射出成形を採用して達成されることを特徴とする、パッケージ構造。 【請求項１８】 請求項１７記載のパッケージ構造の製造方法において、そのうち、該第１成形コンパウンド層の材料は、ノボラック樹脂、エポキシ樹脂、或いはシリコン樹脂を包含することを特徴とする、パッケージ構造の製造方法。 【請求項１９】 請求項１１記載のパッケージ構造の製造方法において、そのうち、（Ｆ）のステップは、研磨、サンドブラスト、プラズマ、或いはケミカルエッチング方式を包含し、上から下に、第１成形コンパウンド層を、これら金属柱状物の上端面が露出するまで除去することを特徴とする、パッケージ構造の製造方法。 【請求項２０】 請求項１１記載のパッケージ構造の製造方法において、さらに、 （Ｆ１）第２集積回路チップを該第１成形コンパウンド層の上に設置し、該第２集積回路チップをこれら金属柱状物に電気的に接続する、 （Ｆ２）第２成形コンパウンド層を該第１成形コンパウンド層の上に形成し、該第２成形コンパウンド層で該第２集積回路チップを被覆する、 以上を包含することを特徴とする、パッケージ構造の製造方法。 【請求項２１】 請求項２０記載のパッケージ構造の製造方法において、該第２集積回路チップは、複数の第２伝導性のピンを有し、該第２集積回路チップが該第１成形コンパウンド層の上に設置されるとき、これら第２伝導性のピンはこれら金属柱状物の露出部分に接続されることを特徴とする、パッケージ構造の製造方法。 【請求項２２】 請求項２０記載のパッケージ構造の製造方法において、そのうち、（Ｆ２）のステップは、トップモールディング、圧縮モールディング、トランスファーモールディング或いは射出成形を採用して達成されることを特徴とする、パッケージ構造の製造方法。 【請求項２３】 請求項２０記載のパッケージ構造の製造方法において、そのうち、該第２成形コンパウンド層の材料は、ノボラック樹脂、エポキシ樹脂、或いはシリコン樹脂を包含することを特徴とする、パッケージ構造の製造方法。」 とするものである。なお、下線は請求人が補正箇所を明示するために付したものである。 ２．補正の目的要件について 本件補正により、補正後の請求項１に記載された発明は、補正前の請求項１に記載した発明を特定するために必要な事項である「導線層」が「誘電材料」を包含すること、及び、「該誘電材料は該導線層内の該少なくとも一つの金属配線以外の部分に充填され、且つ該誘電材料と該少なくとも一つの金属配線は同じ厚さを有する」こと、さらに、「金属柱状物」が「電気メッキ或いは蒸着により」形成されることを削除したものである。 同様に、本件補正により、補正後の請求項１１に記載された発明は、補正前の請求項１０に記載した発明を特定するために必要な事項である「電気メッキ或いは蒸着により第１金属層を該キャリアーの上に形成し、一部の該第１金属層を除去して、該少なくとも一つの金属配線のパターンを形成し、及び、誘電材料を該第１金属層の除去された部分に形成し、該誘電材料と該第１金属層に共同で該導線層を構成させ、且つ該誘電材料と該第１金属層は同じ厚さを有する」こと、「一つの第２集積回路チップを該第１成形コンパウンド層の上に設置し、該第２集積回路チップをこれら金属柱状物に電気的に接続する」こと、「一つの第２成形コンパウンド層を該第１成形コンパウンド層の上に形成し、該第２成形コンパウンド層で該第２集積回路チップを被覆する」ことを削除したものである。 いずれも発明特定事項を削除する補正であり、直列的に記載された発明特定事項の一部の削除であるから、特許請求の範囲の減縮を目的とするものに該当しない。また、上記補正は、請求項の削除、誤記の訂正及び明りょうでない記載の釈明のいずれにも該当しない。 さらに、本件補正は、補正前の請求項１ないし９を補正後の請求項１ないし１０にする補正と、補正前の請求項１０ないし１９を補正後の請求項１１ないし２３にする補正を含んでおり、補正前の請求項１、補正前の請求項１１の発明特定事項の削除に伴って、補正後の請求項３、１３、１４、２０を追加する本件補正は、新たな請求項の追加に該当することは明らかである。 したがって、本件補正は、特許法１７条の２第５項各号に規定する請求項の削除、特許請求の範囲の減縮、誤記の訂正又は明りようでない記載の釈明のいずれをも目的としたものでない。 ３．むすび 以上のとおり、本件補正は、特許法第１７条の２第５項の規定する要件に違反するものであり、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。 よって、上記補正の却下の決定の結論のとおり決定する。 第３．本願発明について １．本願発明 平成２８年１０月１２日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし１９に係る発明は、平成２８年５月２０日付けの手続補正により補正された特許請求の範囲の請求項１ないし１９に記載された事項により特定されたものであるところ、その請求項１に係る発明（以下、「本願発明」という。）は、上記「第２　１．補正後の本願発明」に本件補正前の請求項１として記載したとおりのものである。 ２．引用例とその記載事項 （１）引用例１ 原査定の拒絶理由に引用された、本願の優先権主張の日前に頒布された文献である特開２００６－１３４９１４号公報（平成１８年５月２５日公開。以下、「引用例１」という。）には、「電子部品内蔵モジュール」に関して図面とともに以下の記載がある。なお、下線は当審で付与した。 ア．「【０００１】 本発明は、キャパシタ、レジスタ（抵抗）、インダクタ等の受動部品、もしくは能動部品のような電子部品を内蔵した電子部品内蔵モジュールと、このような電子部品内蔵モジュールを製造するための製造方法に関する。」 イ．「【００１６】 図１及び図２において、本発明の電子部品内蔵モジュール１１は、所望の部位に複数の外部端子１３、配線層１４を有する絶縁層１２と、この絶縁層１２の一方の面に配設された電子部品チップ２１と、この電子部品チップ２１を被覆するように絶縁層１２上に配設された絶縁樹脂層１６と、備えている。尚、図１は、電子部品内蔵モジュール１１を絶縁層１２側から見た平面図である。 外部端子１３は、絶縁層１２を貫通するように配設されており、所望の外部端子１３間を接続するように配線層１４が絶縁層１２に配設されている。 また、絶縁樹脂層１６には、この絶縁樹脂層１６を貫通し所望の外部端子１３または配線層１４と接続（図示例では外部端子１３と接続）する上下導通ビア１８が配設されている。 【００１７】 上記の電子部品チップ２１は、シリコン基板２２と、このシリコン基板２２の一方の面に形成された薄膜素子形成層２３を有し、薄膜素子形成層２３の端子２４が外部端子１３または配線層１４に接続（図示例では外部端子１３と接続）している。このような電子部品チップ２１は、シリコン基板２２の厚みが２０～５００μｍ、薄膜素子形成層２３の厚みが５～５０μｍ、全体の厚みが２５～５５０μｍの範囲となるように設定することが好ましい。また、１個の電子部品チップ２１の外形寸法は、一辺の長さが０．５～２０ｍｍの範囲となるように設定することが好ましい。 尚、薄膜素子形成層２３が備える電子部品としては、キャパシタ、レジスタ（抵抗）、インダクタ、トランス、ＬＣＲ回路等の受動部品、オペアンプ等のアクティブフィルタ素子、ロジック、メモリ素子等の能動部品である。 【００１８】 本発明の電子部品内蔵モジュール１１を構成する絶縁層１２は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機材料、あるいは、これらの有機材料とガラス繊維等を組み合せたもの等からなるものとすることができ、厚みは３０～５５０μｍの範囲で設定することができる。 本発明の電子部品内蔵モジュール１１を構成する外部端子１３、配線層１４は、銅、銀、金、クロム、アルミニウム、ニッケル等の導電材料からなるものとすることができ、また、金／ニッケル／金の３層構造、ニッケル／金の２層構造等としてもよい。このような外部端子１３は、絶縁層１２と同じ厚みを有し、絶縁層１２を貫通するものである。また、配線層１４は、所望の外部端子１３を接続するように絶縁層１２内に配設されており、絶縁層１２内に完全に埋設されたものであってもよく、また、絶縁層１２のいずれか一方の面、あるいは両面に露出するものであってもよい。 【００１９】 本発明の電子部品内蔵モジュール１１を構成する絶縁樹脂層１６は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機材料等とすることができる。絶縁樹脂層１６の厚みは、電子部品チップ２１を完全に被覆するように設定することができ、例えば、電子部品チップ２１の厚みよりも１～２０μｍ程度厚くなるように設定することができる。 また、本発明の電子部品内蔵モジュール１１を構成する上下導通ビア１８は、銅、銀、金、クロム、アルミニウム等の導電材料からなるものとすることができ、太さは、例えば、２５～５７０μｍの範囲で設定することができる。尚、本発明の電子部品内蔵モジュール１１は、この上下導通ビア１８の露出面に、はんだボール、金めっきバンプ、金スタッドバンプのいずれかを備えるものであってもよい。」 ウ．「【００２６】 ［電子部品内蔵モジュールの製造方法］ 図５は、本発明の電子部品内蔵モジュールの製造方法の一実施形態を説明するための工程図である。 本発明の電子部品内蔵モジュールの製造方法では、まず、基材１の一方の面に絶縁層１２を形成し、この絶縁層１２の所望の部位に外部端子１３と配線層１４を形成する（図５（Ａ））。基材１としては、銅、銅合金等の金属材料、シリコン等を使用することができ、厚みは、例えば、０．０５～１ｍｍ程度とすることができる。 【００２７】 絶縁層１２の形成は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の電気絶縁性樹脂材料を含有する塗布液、あるいは、これらの電気絶縁性樹脂材料とガラス繊維とを組み合わせたものを含有する塗布液を公知の塗布方法で塗布し、その後、加熱、紫外線照射、電子線照射等の所定の硬化処理を施すことにより行うことができる。 【００２８】 上記の外部端子１３と配線層１４の形成は、例えば、以下のように行うことができる。まず、感光性の絶縁樹脂材料を用いて絶縁層１２となる感光性絶縁樹脂層を形成し、この感光性絶縁樹脂層を所定のマスクを介して露光し、現像することにより、外部端子１３用の孔部と、配線層１４用の溝部を絶縁層１２に形成する。そして、洗浄後、上記の孔部、溝部と、絶縁層１２上に真空成膜法により導電層を形成し、絶縁層１２上の導電層にレジスト層を形成し、所望のパターン露光、現像を行うことによりレジストパターンを形成する。次に、このレジストパターンをマスクとして、上記の孔部と溝部の内部に電解めっきにより導電材料を析出させて外部端子１３、配線層１４を形成し、その後、レジストパターンと導電層を除去する。また、基材１の材質が導電体（金属）の場合は、絶縁層１２の周縁部を露出し、あるいは基材１の側面や裏面に電極を立て、上記の孔部、溝部に電解めっきにて導電材料を直接析出させて外部端子１３、配線層１４を形成してもよい。 【００２９】 また、外部端子１３と配線層１４の形成は、以下のように行うこともできる。すなわち、炭酸ガスレーザー、ＵＶ－ＹＡＧレーザー等を用いて絶縁層１２に外部端子１３用の孔部、配線層１４用の溝部を形成する。そして、洗浄後、上記の孔部、溝部の内部、および絶縁層１２に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。次いで、このレジストパターンをマスクとして、上記の孔部と溝部の内部に電解めっきにより導電材料を析出させて外部端子１３、配線層１４を形成し、その後、レジストパターンと導電層を除去する。 【００３０】 上記の導電材料としては、例えば、銅、銀、金、クロム、アルミニウム、ニッケル等を挙げることができ、外部端子１３、配線層１４を多層構造、例えば、ニッケル／銅／ニッケルの３層構造、ニッケル／金／ニッケルの３層構造、ニッケル／銀／ニッケルの３層構造、これらの３層構造のニッケルの代わりに、クロム、チタン等を用いた３層構造、あるいは、ニッケル／金、チタン／銅等の２層構造とすることができる。 次に、シリコン基板２２の一方の面に薄膜素子形成層２３を有する電子部品チップ２１を、薄膜素子形成層２３の端子２４が外部端子１３または配線層１４に接続するように、絶縁層１２上にフリップチップ実装する（図５（Ｂ））。電子部品チップ２１を構成する薄膜素子形成層２３は、キャパシタ、レジスタ（抵抗）、インダクタ、トランス、ＬＣＲ回路等の所望の薄膜受動素子、オペアンプ等のアクティブフィルタ素子、ロジック、メモリ素子等の所望の薄膜能動素子が形成されたものである。この薄膜素子形成層２３の厚みは３～３０μｍ程度、電子部品チップ２１の厚みは１０～５０μｍ程度とすることができる。 【００３１】 次いで、実装した電子部品チップ２１を被覆するように、絶縁層１２上に絶縁樹脂層１６を形成し、電子部品チップ２１の非配設部位において絶縁樹脂層１６を貫通し所望の外部端子１３または配線層１４（図示例では外部端子１３）が露出するように複数の微細孔１７を形成する（図５（Ｃ））。 絶縁樹脂層１６は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁樹脂材料を用いて形成することができる。 【００３２】 微細孔１７の形成は、例えば、絶縁樹脂層１６上にマスクパターンを形成し、露出している絶縁樹脂層１６に対して、プラズマを利用したドライエッチング法であるＩＣＰ－ＲＩＥ（Inductively Coupled Plasma － Reactive Ion Etching：誘導結合プラズマ－反応性イオンエッチング）法で穿孔することにより形成することができる。この微細孔１７の開口寸法は、次工程で形成する上下導通ビアの寸法に応じて適宜設定することができる。また、微細孔１７は、炭酸ガスレーザー、ＵＶ－ＹＡＧレーザー等を用いて形成することができる。さらに、感光性の絶縁樹脂材料を用いて絶縁樹脂層１６となる感光性絶縁樹脂層を形成し、この感光性絶縁樹脂層を所定のマスクを介して露光、現像することにより微細孔１７を形成することもできる。 【００３３】 次に、微細孔１７内に導電材料を充填して上下導通ビア１８を形成する（図５（Ｄ））。微細孔１７内への導電材料の充填は、例えば、微細孔１７内と絶縁樹脂層１６上に真空成膜法により導電層を形成し、この導電層上にレジスト層を形成し、所望のパターン露光、現像を行うことによりレジストパターンを形成する。次いで、このレジストパターンをマスクとして、微細孔１７内に電解めっきにより導電材料を析出させ、その後、レジストパターンと導電層を除去する。 尚、本発明では、電子部品チップ２１の実装前に、予め、めっきビアポストを外部端子１３上に設けておき、電子部品チップ２１の実装後に、絶縁樹脂層１６で電子部品２１を被覆し、次いで、ＣＭＰ（化学的機械研磨）等により表面平坦化を行うと同時に、めっきビアポストを露出させて上下導通ビア１８としてもよい。 【００３４】 上下導通ビア１８を構成する導電材料としては、例えば、銅、銀、金、クロム、アルミニウム等を挙げることができる。 次いで、基材１を除去することにより、本発明の電子部品内蔵モジュール１１を得ることができる（図５（Ｅ））。基材１の除去は、例えば、選択エッチング、基材１の裏面側からの研磨等により行うことができる。」 エ．「【００５１】 小型で高信頼性が要求される半導体装置や各種電子機器への用途にも適用できる。」 上記アないしエ、図２及び図５の記載から、引用例１には以下の事項が記載されている。 ・上記アによれば、引用例１に記載された発明は、キャパシタ、レジスタ（抵抗）、インダクタ等の受動部品、もしくは能動部品のような電子部品を内蔵した電子部品内蔵モジュールと、このような電子部品内蔵モジュールを製造するための製造方法に関するものである。 ・上記イ及び図２によれば、電子部品内蔵モジュール１１は、所望の部位に複数の外部端子１３、配線層１４を有する絶縁層１２と、この絶縁層１２の一方の面に配設された電子部品チップ２１と、この電子部品チップ２１を被覆するように絶縁層１２上に配設された絶縁樹脂層１６と、備えているものである。また、電子部品チップ２１は、シリコン基板２２と、このシリコン基板２２の一方の面に形成された薄膜素子形成層２３を有し、薄膜素子形成層２３の端子２４が外部端子１３または配線層１４に接続しているものである。さらに、電子部品内蔵モジュール１１は、絶縁樹脂層１６を貫通し所望の外部端子１３または配線層１４と接続する上下導通ビア１８が配設されているものである。 ・上記ウ及び図５によれば、電子部品内蔵モジュール１１は、まず、基材１の一方の面に絶縁層１２を形成し、この絶縁層１２の所望の部位に外部端子１３と配線層１４を形成するものである。外部端子１３と配線層１４の形成は、絶縁層１２となる感光性絶縁樹脂層を形成し、外部端子１３用の孔部と、配線層１４用の溝部を絶縁層１２に形成し、上記の孔部と溝部の内部に電解めっきにより導電材料を析出させて外部端子１３、配線層１４を形成するものである。次に、シリコン基板２２の一方の面に薄膜素子形成層２３を有する電子部品チップ２１を、薄膜素子形成層２３の端子２４が外部端子１３または配線層１４に接続するように、絶縁層１２上にフリップチップ実装するものである。さらに、実装した電子部品チップ２１を被覆するように、絶縁層１２上に絶縁樹脂層１６を形成し、電子部品チップ２１の非配設部位において絶縁樹脂層１６を貫通し所望の外部端子１３または配線層１４が露出するように複数の微細孔１７を形成するものである。そして、微細孔１７内に電解めっきにより導電材料を析出させ上下導通ビア１８を形成するものである。次いで、基材１を除去することにより、電子部品内蔵モジュール１１を得ることができるものである。 ・上記エによれば、電子部品内蔵モジュール１１は、小型で高信頼性が要求される半導体装置や各種電子機器への用途にも適用できるものである。 以上の点を踏まえて、上記記載事項及び図面を総合的に勘案すると、引用例１には、次の発明（以下、「引用発明」という。）が記載されている。 「電子部品内蔵モジュール１１において、基材１の一方の面に絶縁層１２を形成し、この絶縁層１２の所望の部位に外部端子１３と配線層１４を形成し、シリコン基板２２の一方の面に薄膜素子形成層２３を有する電子部品チップ２１を、薄膜素子形成層２３の端子２４が外部端子１３または配線層１４に接続するように、絶縁層１２上にフリップチップ実装し、電子部品チップ２１を被覆するように絶縁層１２上に絶縁樹脂層１６を形成し、絶縁樹脂層１６を貫通し所望の外部端子１３または配線層１４と接続する上下導通ビア１８が電解めっきにより形成されて配設され、基材１を除去することで得られる電子部品内蔵モジュール１１。」 （２）引用例２ 原査定の拒絶理由に引用された、本願の優先権主張の日前に頒布された文献である特開２０１３－６９８０８号公報（平成２５年４月１８日公開。以下、「引用例２」という。）には、「半導体パッケージ及びその製造方法」に関して図面とともに以下の記載がある。なお、下線は当審で付与した。 カ．「【０００１】 本発明は、半導体チップを内蔵する半導体パッケージ及びその製造方法に関する。」 キ．「【００１５】 〈第１の実施の形態〉 ［第１の実施の形態に係る半導体パッケージの構造］ 図１は、第１の実施の形態に係る半導体パッケージを例示する断面図である。図１を参照するに、半導体パッケージ１０は、大略すると、配線基板３０と、半導体チップ４０と、接合部４５と、封止樹脂４９とを有する。 【００１６】 配線基板３０は、半導体チップを内蔵したチップ内蔵型配線基板であり、大略すると、半導体チップ２０と、配線層３１と、絶縁層３２と、配線層３３と、絶縁層３４と、配線層３５と、絶縁層３６と、配線層３７と、ソルダーレジスト層３８とを有する。なお、３０ａは配線基板３０の第１主面（以降、第１主面３０ａとする）を、３０ｂは配線基板３０の第２主面（以降、第２主面３０ｂとする）を示している。」 ク．「【００７４】 次に、図１０に示す工程では、絶縁層３６上に、配線層３７の一部を露出する開口部３８ｘを有するソルダーレジスト層３８を形成し、配線基板３０を作製する。ソルダーレジスト層３８は、例えば液状又はペースト状の感光性のエポキシ系やアクリル系の絶縁性樹脂を、配線層３７を被覆するように絶縁層３６上にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えばフィルム状の感光性のエポキシ系やアクリル系の絶縁性樹脂を、配線層３７を被覆するように絶縁層３６上にラミネートすることにより形成してもよい。 【００７５】 開口部３８ｘは、塗布又はラミネートした絶縁性樹脂を露光及び現像することすることにより形成できる（フォトリソグラフィ法）。予め開口部３８ｘを形成したフィルム状の絶縁性樹脂を、配線層３７を被覆するように絶縁層３６上にラミネートしても構わない。なお、ソルダーレジスト層３８の材料として、非感光性の絶縁性樹脂を用いてもよい。この場合には、絶縁層３６上にソルダーレジスト層３８を形成して硬化させた後、例えばＣＯ２レーザ等を用いたレーザ加工法や、アルミナ砥粒等の研磨剤を用いたブラスト処理により開口部３８ｘを形成すればよい。」 上記カないしク、図１及び図１０の記載から、引用例２には以下の事項が記載されている。 ・上記カによれば、引用例２に記載された技術事項は、半導体チップを内蔵する半導体パッケージ及びその製造方法に関するものである。 ・上記キ及び図１によれば、半導体パッケージ１０は、配線基板３０と、半導体チップ４０と、接合部４５と、封止樹脂４９とを有する半導体チップを内蔵したチップ内蔵型配線基板であり、半導体チップ２０と、配線層３１と、絶縁層３２と、配線層３３と、絶縁層３４と、配線層３５と、絶縁層３６と、配線層３７と、ソルダーレジスト層３８とを有するものである。 ・上記ク及び図１０によれば、ソルダーレジスト層３８は、絶縁性樹脂を、配線層３７を被覆するように絶縁層３６上に塗布することにより形成されるものである。 以上の点を踏まえて、上記記載事項及び図面を総合的に勘案すると、引用例２には、次の技術事項が記載されている。 「半導体チップを内蔵する半導体パッケージにおいて、半導体パッケージの配線層を被覆するように絶縁性樹脂を塗布することによりソルダーレジスト層を形成する」こと。 ３．対比 本願発明と引用発明とを対比する。 ａ．引用発明の「外部端子１３」及び「配線層１４」は、導電材料からなるものであることを鑑みれば、本願発明の「金属配線」に相当する。そして、引用発明の「絶縁層１２」は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機材料、あるいは、これらの有機材料とガラス繊維等を組み合せたもの等からなるものであることを鑑みれば、本願発明の「誘電材料」に相当する。 さらに、引用例１の段落【００２８】の記載を鑑みれば、「絶縁層１２」は「外部端子１３」及び「配線層１４」以外の部分に充填されているといえ、また、引用例１の段落【００１８】及び【図２】、【図５】の記載を鑑みれば、少なくとも引用発明の「外部端子１３」は、「絶縁層１２」と同じ厚みであることから、本願発明と同様に、「該誘電材料と該少なくとも一つの金属配線は同じ厚さを有する」ものであるといえる。してみれば、引用発明の「外部端子１３」及び「配線層１４」、「絶縁層１２」は、本願発明の「導電層」を構成しているといえる。 したがって、引用発明の「基材１の一方の面に絶縁層１２を形成し、この絶縁層１２の所望の部位に外部端子１３と配線層１４を形成」していることは、本願発明の「導線層であって、該導線層は、少なくとも一つの金属配線及び誘電材料を包含し、該誘電材料は該導線層内の該少なくとも一つの金属配線以外の部分に充填され、且つ該誘電材料と該少なくとも一つの金属配線は同じ厚さを有する、上記導線層」を有することに相当する。 ただし、導電層について、本願発明は、「絶縁保護層の上に設置され」ていると特定されているのに対して、引用発明にはそのような特定がされていない。 ｂ．引用発明の「上下導通ビア１８」、「電子部品チップ２１」、「絶縁樹脂層１６」、「電解めっき」は、それぞれ本願発明の「金属柱状物」、「第１集積回路チップ」、「第１成形コンパウンド層」、「電気メッキ」に相当する。 また、引用発明の「上下導通ビア」が形成される領域は、本願発明の「導電柱領域」に相当し、引用発明の「上下導通ビア」は、「絶縁樹脂層１６を貫通し所望の外部端子１３または配線層１４と接続」されていることから、本願発明と同様に、「導電柱領域内に形成されて少なくとも一つの金属配線に電気的に接続され」ているといえる。 したがって、引用発明の「絶縁樹脂層１６を貫通し所望の外部端子１３または配線層１４と接続する上下導通ビア１８が電解めっきにより形成されて配設」されることは、本願発明の「これら金属柱状物は電気メッキ或いは蒸着により導電柱領域内に形成されて該少なくとも一つの金属配線に電気的に接続され」ていることに相当する。 ｃ．引用発明の「電子部品チップ２１」が実装される領域は、本願発明の「素子領域」に相当し、引用発明の「電子部品チップ２１」は、「シリコン基板２２の一方の面に薄膜素子形成層２３を有する電子部品チップ２１を、薄膜素子形成層２３の端子２４が外部端子１３または配線層１４に接続するように、絶縁層１２上にフリップチップ実装」されていることから、本願発明と同様に、「該第１集積回路チップは素子領域内に設置され並びに該少なくとも一つの金属配線に電気的に接続され」ているといえる。 したがって、引用発明の「シリコン基板２２の一方の面に薄膜素子形成層２３を有する電子部品チップ２１を、薄膜素子形成層２３の端子２４が外部端子１３または配線層１４に接続するように、絶縁層１２上にフリップチップ実装」することは、本願発明の「該第１集積回路チップは素子領域内に設置され並びに該少なくとも一つの金属配線に電気的に接続され」ていることに相当する。 ｄ．上記ｂ．及びｃ．を鑑みれば、引用発明の「上下導通ビア１８」、「電子部品チップ２１」、「絶縁樹脂層１６」は、本願発明の「１つの第１パッケージユニット」を構成しているといえる。そして、引用発明の「電子部品チップ２１を被覆するように絶縁層１２上に絶縁樹脂層１６を形成し、絶縁樹脂層１６を貫通し所望の外部端子１３または配線層１４と接続する上下導通ビア１８が配設」されること、及び引用例１の【図２】及び【図５】を勘案すれば、引用発明の「絶縁樹脂層１６」は、本願発明と同様に、「第１パッケージユニット」内の「上下導通ビア１８」、「電子部品チップ２１」以外の部分に充填されているといえる。 したがって、引用発明は、本願発明と同様に、「一つの第１パッケージユニットであって、複数の金属柱状物、第１集積回路チップ、第１成形コンパウンド層を包含し、並びに該導線層の上に設置」され、「該第１成形コンパウンド層は該第１パッケージユニット内のこれら金属柱状物及び該第１集積回路チップ以外の部分に充填される上記第１パッケージユニット」を有することに相当する。 ｅ．上記ａ．ないしｄ．を鑑みれば、引用発明の「電子部品内蔵モジュール１１」は、本願発明の「パッケージ構造」に相当する。 そうすると、本願発明と引用発明とは以下の点で一致ないし相違する。 ＜一致点＞ 「　パッケージ構造において、 導線層であって、該導線層は、少なくとも一つの金属配線及び誘電材料を包含し、該誘電材料は該導線層内の該少なくとも一つの金属配線以外の部分に充填され、且つ該誘電材料と該少なくとも一つの金属配線は同じ厚さを有する、上記導線層と、 一つの第１パッケージユニットであって、複数の金属柱状物、第１集積回路チップ、第１成形コンパウンド層を包含し、並びに該導線層の上に設置され、これら金属柱状物は電気メッキ或いは蒸着により導電柱領域内に形成されて該少なくとも一つの金属配線に電気的に接続され、該第１集積回路チップは素子領域内に設置され並びに該少なくとも一つの金属配線に電気的に接続され、該第１成形コンパウンド層は該第１パッケージユニット内のこれら金属柱状物及び該第１集積回路チップ以外の部分に充填される上記第１パッケージユニットと、 を包含することを特徴とする、パッケージ構造。」 ＜相違点１＞ パッケージ構造において、本願発明は、「一つの絶縁保護層」を有すると特定しているのに対して、引用発明にはそのような構成を有するとは特定されていない点。 ＜相違点２＞ 導線層について、本願発明は、「少なくとも一つの金属配線は、該絶縁保護層の上に設置され」ると特定しているのに対して、＜相違点１＞のとおり、絶縁保護層が特定されていないので、引用発明にはそのような特定がされていない点。 ４．判断 相違点１及び２について、検討する。 半導体チップを内蔵する半導体パッケージにおいて、絶縁性樹脂を実装面の配線層を被覆するように塗布してソルダーレジスト層を形成することは、例えば、引用例２（上記「２．（２）」を参照）に記載のように周知の技術事項であり（必要があれば、特開２００７－２８７８０３号公報（特に、【００１８】、【００３４】、【００７８】ないし【００８１】、【図１６】、【図１７】等参照）も参照されたい。）、引用発明において、上記周知の技術事項を採用して、基材１（本願の「キャリアー」に相当）を除去した部分に金属配線を被覆するようにソルダーレジスト層を形成することで相違点１及び２の構成とすることは当業者であれば容易に想到し得たことにすぎない。 したがって、本願発明は、引用発明及び引用例２に記載された周知の技術事項に基づいて当業者が容易に発明をすることができたものである。そして、本願発明の作用効果も、引用発明及び引用例２に記載された周知の技術事項から当業者が予測できる範囲のものである。 ５．むすび 以上のとおり、本願発明は、引用発明及び引用例２に記載された周知の技術事項により当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。 したがって、本願は、その余の請求項について言及するまでもなく、拒絶すべきものである。 よって、結論のとおり審決する。