2023-019023

特願２０１９－１３９６５５「電源制御用半導体装置および出力電圧可変電源装置」拒絶査定不服審判事件〔令和 ３年 ２月１８日出願公開、特開２０２１－ ２２２８１、請求項の数（５）〕について、次のとおり審決する。

結 論 原査定を取り消す。 本願の発明は、特許すべきものとする。

理 由 第１ 手続の経緯 本願は、令和１年７月３０日の出願であって、令和５年４月２０日付けで拒絶の理由が通知され、同年６月５日に意見書とともに手続補正書が提出され、同年９月１４日付けで拒絶査定（謄本送達日同年９月１９日。以下、「原査定」という。）がなされ、これに対して同年１１月９日に拒絶査定不服審判の請求がなされるとともに手続補正がなされたものである。 第２ 原査定の概要 原査定の概要は次のとおりである。 １．（進歩性）この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。 ・請求項１ ・引用文献等１～３ ・請求項２ ・引用文献等１～４ ・請求項３、５、７ ・引用文献等１～５ ＜引用文献等一覧＞ １．特開２００９－０７５８８２号公報 ２．特開２０１７－１３４５５７号公報 ３．特開２００６－２６０１３０号公報 ４．特開２０１８－１３３９１０号公報 ５．特開２００３－００５８４５号公報 第３ 審判請求時の補正について 審判請求時の補正（以下、「本件補正」という。）は、特許法１７条の２第３項から第６項までの要件に違反しているものとはいえない。 審判請求時の補正によって請求項１に「前記第１外部入力信号及び第２外部入力信号によってオン、オフされる２以上のトランジスタおよびそれぞれのトランジスタと直列に接続された２以上の電流源を備え」との事項、及び、「前記バイアス回路が前記ロジック回路からの信号によって非動作状態にされると、前記２以上の電流源の電流が遮断されるように構成されていること」との事項（以下、これらの事項をまとめて「補正事項」という。）を追加する補正は、特許請求の範囲の限定的減縮を目的とするものと認められる。 また、上記補正事項は、当初明細書の段落【００２６】～【００３１】及び図３及び４に記載されている事項から総合的に把握される内容に鑑みれば、当初明細書等に新規事項を追加するものとはいえない。 また、本件補正により、請求項４、６～７が削除されたところ、これは請求項の削除を目的とするものと認められる。 そして、以下、第４～第６に示すように、補正後の請求項１～５に係る発明は、独立特許要件を満たすものである。 第４ 本願発明 本願請求項１～５に係る発明（以下、「本願発明１」～「本願発明５」という。）は、本件補正により補正された特許請求の範囲の請求項１～５に記載された、次のとおりのものと認める。 「【請求項１】 直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、 分圧回路によって前記出力端子の出力電圧が分圧された出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路と、前記電圧入力端子に入力された直流電圧に基づいて前記制御回路の動作電圧を生成するバイアス回路と、 前記出力電圧を制御するために外部から供給される出力制御信号が入力される第１外部端子及び第２外部端子と、を備えた電源制御用半導体装置であって、 前記制御回路は、 前記フィードバック電圧と所定の基準電圧との電位差に応じた電圧を出力する誤差アンプと、 ロジック回路と、を備え、 前記ロジック回路は、 前記第１外部端子及び前記第２外部端子よりハイレベルまたはローレベルである第１外部入力信号及び第２外部入力信号が入力され、 前記第１外部入力信号及び第２外部入力信号によってオン、オフされる２以上のトランジスタおよびそれぞれのトランジスタと直列に接続された２以上の電流源を備え、 前記フィードバック電圧を前記第１外部入力信号及び前記第２外部入力信号に応じて変位させるための第１制御信号、第２制御信号及び第３制御信号を生成して出力し、 前記第１外部入力信号及び前記第２外部入力信号の４つの組み合わせのうちいずれか１つの組み合わせに応じて前記バイアス回路を非動作状態にさせる信号を生成して出力し、前記バイアス回路が前記ロジック回路からの信号によって非動作状態にされると、前記２以上の電流源の電流が遮断されるように構成されていることを特徴とする電源制御用半導体装置。 【請求項２】 前記分圧回路は、前記出力端子と接地点との間に直列に接続された第１抵抗素子および抵抗回路からなり、 前記抵抗回路は、直列形態のスイッチング素子および抵抗素子の列を複数個有し、 複数個の前記スイッチング素子が前記第１制御信号、第２制御信号及び第３制御信号によってオンまたはオフ状態にされるように構成されていることを特徴とする請求項１に記載の電源制御用半導体装置。 【請求項３】 前記分圧回路は、前記出力端子と接地点との間に直列に接続された第１抵抗素子および抵抗回路からなり、 前記抵抗回路は、 直列形態の複数個の抵抗素子と、 前記複数個の抵抗素子の接続ノードと接地点との間に接続された複数個のスイッチング素子と、を備え、 前記複数個の抵抗素子は、それぞれ所定の抵抗値を有する単位抵抗が直列接続された直列抵抗回路によって構成され、 前記複数個のスイッチング素子が前記第１制御信号、第２制御信号及び第３制御信号によってオンまたはオフ状態にされるように構成されていることを特徴とする請求項１に記載の電源制御用半導体装置。 【請求項４】 請求項１から３のいずれかに記載の電源制御用半導体装置と、 前記第１外部端子及び前記第２外部端子へ入力する前記第１外部入力信号及び前記第２外部入力信号を出力する制御装置と、を備え、 前記制御装置から前記第１外部端子及び前記第２外部端子へ入力される前記第１外部入力信号及び前記第２外部入力信号に応じて出力電圧が変化されるように構成されていることを特徴とする出力電圧可変電源装置。 【請求項５】 直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、 分圧回路によって前記出力端子の出力電圧が分圧された出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路と、前記電圧入力端子に入力された直流電圧に基づいて前記制御回路の動作電圧を生成するバイアス回路と、 出力電圧を制御するために外部から供給される出力制御信号が入力される複数の外部端子と、を備えた電源制御用半導体装置であって、 前記制御回路は、 前記フィードバック電圧と所定の基準電圧との電位差に応じた電圧を出力する誤差アンプと、 ロジック回路と、を備え、 前記ロジック回路は、前記外部端子の数がｎ（ｎは３以上の整数）である場合に、 前記外部端子よりハイレベルまたはローレベルであるｎ個の外部入力信号が入力され、 前記ｎ個の外部入力信号によってオン、オフされるｎ個以上のトランジスタおよびそれぞれのトランジスタと直列に接続されたｎ個以上の電流源を備え、 前記フィードバック電圧を前記ｎ個の外部入力信号に応じて変位させるための（２のｎ乗－１）個の制御信号を生成して出力し、 前記ｎ個の外部入力信号の２のｎ乗個の組み合わせのうちいずれか１つの組み合わせに応じて前記バイアス回路を非動作状態にさせる信号を生成して出力し、前記バイアス回路が前記ロジック回路からの信号によって非動作状態にされると、前記ｎ個以上の電流源の電流が遮断されるように構成されていることを特徴とする電源制御用半導体装置。」 第５ 引用例 １ 引用例１ （１）引用例１に記載された事項 原査定の拒絶の理由において引用した、本願の出願前に既に公知である、特開２００９－７５８８２号公報（平成２１年４月９日公開。以下、これを「引用例１」という。）には、関連する図面と共に、次の事項が記載されている。（下線は当審で付加。以下同様。） ア 「【００３１】 図１は、本発明の第１実施形態である電圧可変レギュレータ１０の内部構成を示す回路図である。 【００３２】 電圧可変レギュレータ１０は、端子として入力端子ＶＩＮ、出力端子ＶＯＵＴ、ＧＮＤ（接地）端子、電圧設定端子Ａ、電圧設定端子Ｂを有し、回路素子として、レギュレータ出力駆動用のＰＭＯＳトランジスタ２、基準電圧ＶＲＥＦとフィードバック電圧値Ｖｆの差を増幅する誤差増幅器３、抵抗素子４、可変抵抗５、論理和回路１１を備える。 【００３３】 ＰＭＯＳトランジスタ２は、レギュレータ１０の出力駆動用であり、誤差増幅器３は、基準電圧ＶＲＥＦとフィードバック電圧値Ｖｆの差を増幅する。可変抵抗５は、電圧設定端子ＡおよびＢによって制御される。 【００３４】 電圧可変レギュレータ１０の電圧設定端子Ａ、Ｂのうちいずれかの電圧レベルを変化させることで、電圧設定端子Ａ、Ｂの論理和回路１１の電圧レベルが変化し、基準電圧ＶＲＥＦと、フィードバック電圧値Ｖｆの電圧差を増幅する誤差増幅器３のＯＮ状態とＯＦＦ状態の制御を行う。 【００３５】 具体的には、電圧設定端子Ａ、Ｂの出力に基づいて、論理和回路１１の出力信号ＡＭＰ＿ＥＮが設定され、これにより誤差増幅器３のＯＮ状態とＯＦＦ状態を制御するのである。 【００３６】 これにより、電圧設定と電源起動設定を同時に行うことができ、電源起動端子ＥＮを備えなくともよくなり端子数を減らすことができるという効果が得られる。端子数を削減することで、電圧可変レギュレータを実装するパッケージの小型化をも実現できる。 表２に設定例を示す。 【００３７】 【表２】 ［図：0001413191000001.jpg］ 【００３８】 電圧設定端子Ａ、Ｂが“Ｌ”レベル（論理値が０）のとき、論理和を示す出力信号ＡＭＰ＿ＥＮは“Ｌ”レベルとなり、このときレギュレータ１０の電源はＯＦＦ状態となる。電圧設定端子Ａ、Ｂの少なくともいずれか一方が“Ｈ”レベル（論理値が１）になると、論理和を示す出力信号ＡＭＰ＿ＥＮは“Ｈ”レベルとなり、レギュレータ１０の電源はＯＮ状態となる。このとき、表２に示すような電圧設定端子Ａ、Ｂで設定した電圧値が出力端子ＶＯＵＴに出力される。 【００３９】 たとえば、電圧設定端子（Ａ、Ｂ）＝（Ｌ、Ｈ）では６Ｖ、電圧設定端子（Ａ、Ｂ）＝（Ｈ、Ｌ）では７Ｖ、電圧設定端子（Ａ、Ｂ）＝（Ｈ、Ｈ）では８Ｖが出力される。」 イ 「図１ ［図：0001413191000002.jpg］ 」 （２）引用発明 上記（１）イ（図１）の回路図から、“フィードバック電圧値Ｖｆは、出力端子ＶＯＵＴとＧＮＤ（接地）端子との間に接続される抵抗素子４及び可変抵抗５によって分圧されたもの”である態様、“ＰＭＯＳトランジスタ２”が“入力端子ＶＩＮと出力端子ＶＯＵＴとの間に接続され”る態様、及び“誤差増幅器３の出力は、ＰＭＯＳトランジスタ２のゲートに接続され”る態様を読み取ることができ、上記（１）アの記載（特に下線部）を参照して、引用例１には次の発明（以下、「引用発明」という。）が記載されているといえる。 「端子として入力端子ＶＩＮ、出力端子ＶＯＵＴ、ＧＮＤ（接地）端子、電圧設定端子Ａ、電圧設定端子Ｂを有し、回路素子として、レギュレータ出力駆動用のＰＭＯＳトランジスタ２、基準電圧ＶＲＥＦとフィードバック電圧値Ｖｆの差を増幅する誤差増幅器３、抵抗素子４、可変抵抗５、論理和回路１１を備える電圧可変レギュレータ１０であって（【００３１】、図１）、 フィードバック電圧値Ｖｆは、出力端子ＶＯＵＴとＧＮＤ（接地）端子との間に接続される抵抗素子４及び可変抵抗５によって分圧されたものであり（図１）、 ＰＭＯＳトランジスタ２は、レギュレータ１０の出力駆動用であり、入力端子ＶＩＮと出力端子ＶＯＵＴとの間に接続され（図１）、 誤差増幅器３は、基準電圧ＶＲＥＦとフィードバック電圧値Ｖｆの差を増幅し、誤差増幅器３の出力は、ＰＭＯＳトランジスタ２のゲートに接続され、可変抵抗５は、電圧設定端子ＡおよびＢによって制御され（【００３３】、図１）、 電圧設定端子Ａ、Ｂの出力に基づいて、論理和回路１１の出力信号ＡＭＰ＿ＥＮが設定され、これにより誤差増幅器３のＯＮ状態とＯＦＦ状態を制御し（【００３５】）、 電圧設定端子Ａ、Ｂが“Ｌ”レベル（論理値が０）のとき、論理和を示す出力信号ＡＭＰ＿ＥＮは“Ｌ”レベルとなり、このときレギュレータ１０の電源はＯＦＦ状態となり、電圧設定端子Ａ、Ｂの少なくともいずれか一方が“Ｈ”レベル（論理値が１）になると、論理和を示す出力信号ＡＭＰ＿ＥＮは“Ｈ”レベルとなり、レギュレータ１０の電源はＯＮ状態となり、このとき、電圧設定端子Ａ、Ｂで設定した電圧値が出力端子ＶＯＵＴに出力され（【００３７】（表２）、【００３８】）、 電圧設定端子（Ａ、Ｂ）＝（Ｌ、Ｈ）では６Ｖ、電圧設定端子（Ａ、Ｂ）＝（Ｈ、Ｌ）では７Ｖ、電圧設定端子（Ａ、Ｂ）＝（Ｈ、Ｈ）では８Ｖが出力される（【００３９】） 電圧可変レギュレータ１０。」 ２ 引用例２ （１）引用例２に記載された事項 原査定の拒絶の理由において引用した、本願の出願前に既に公知である、特開２０１７－１３４５５７号公報（平成２９年８月３日公開。以下、これを「引用例２」という。）には、関連する図面と共に、次の事項が記載されている。 ア 「【０００１】 本発明は、直流電源装置における基準電圧回路に関し、特にバイポーラ・トランジスタで構成された基準電圧回路を備えたシリーズレギュレータ制御用の半導体集積回路に利用して有効な技術に関する。」 イ 「【００３４】 さらに、出力電圧Ｖｏｕｔの電位を切り替える回路としては、例えば図４に示すように、固定型の基準電圧回路１２の後段に差動アンプＡＭＰと分圧用抵抗Ｒ１３，Ｒ１４を有する可変ゲイン型の増幅回路１６を設ける形式も考えられるが、図４の回路は、図１に示す本実施形態のレギュレータ用ＩＣに比べて回路の専有面積が大きくなる。 具体的には、図４の回路を素子レベルで示すと、図５に示すような回路となる。図５において、符号１２は基準電圧回路、符号１３はバイアス回路、符号１６は可変ゲイン型の増幅回路である。図５より、図１の可変型基準電圧回路１２は、ＰＮＰトランジスタが４個、ＮＰＮトランジスタが２個、抵抗が４個、合計１０個の素子必要であるのに対し、図４のものは、固定型基準電圧回路１２として、ＰＮＰトランジスタが４個、ＮＰＮトランジスタが６個、抵抗が３個必要である上、増幅回路１６を構成する素子として、ＰＮＰトランジスタが３個、ＮＰＮトランジスタが２個、抵抗が３個、合計で２１個の素子が必要である。つまり、図４に示すレギュレータ用ＩＣは、本実施形態のレギュレータ用ＩＣに比べて、１１個多くの素子を必要とする。従って、本実施形態（図１）のレギュレータ用ＩＣは、図４のものに比べて、素子数を少なくして回路の専有面積ひいてはチップサイズを小さくすることができるという利点がある。」 ウ 「図４ ［図：0001413191000003.jpg］ 」 ３ 引用例３ （１）引用例３に記載された事項 原査定の拒絶の理由において引用した、本願の出願前に既に公知である、特開２００６－２６０１３０号公報（平成１８年９月２８日公開。以下、これを「引用例３」という。）には、関連する図面と共に、次の事項が記載されている。 ア 「【００１５】 温度制御装置１１は、上記光源温度検出センサ３９の検出情報に基づいてヒータ４０を制御して、光源温度検出センサ３９の検出出力が目標温度付近で安定するように制御する。 温度制御装置１１には、図３に示すヒータ駆動回路４１が備えられている。 図３のヒータ駆動回路４１は、電圧レギュレータＩＣ５１（以下、単に「レギュレータ５１」と称する）を使用した出力電圧可変型電源装置として構成されている。 レギュレータ５１の出力電圧を複数段階に切換えるために、レギュレータ５１の電圧出力端子５１ａと出力電圧設定用端子５１ｂとの間に外付け抵抗５２が接続され、更に、出力電圧設定用端子５１ｂに外付け抵抗５３，５４，５５の一端が接続されている。 外付け抵抗５３，５４，５５の他端側には、インバータ５６，５７，５８（オープンドレイン出力あるいはオープンコレクタ出力）の出力が夫々接続され、インバータ５６，５７，５８の入力には、遅延用カウンタ５９，６０，６１の出力が夫々接続され、遅延用カウンタ５９，６０，６１の入力にはデコーダ６２の出力が接続されている。」 イ 「図３ ［図：0001413191000004.jpg］ 」 ４ 引用例４ （１）引用例４に記載された事項 原査定の拒絶の理由において引用した、本願の出願前に既に公知である、特開２０１８－１３３９１０号公報（平成３０年８月２３日公開。以下、これを「引用例４」という。）には、関連する図面と共に、次の事項が記載されている。 ア 「【００１０】 （第１実施形態） 以下、本発明をスイッチング電源回路に用いた場合の第１実施形態について、図１および図２を参照して説明する。 【００１１】 図１において、スイッチング電源回路１は、車載バッテリ２の電源電圧ＶＢを昇圧回路３により昇圧するもので、制御回路４により駆動制御する構成である。車載バッテリ２にはコンデンサ５が並列に接続されている。昇圧回路３は、昇圧コイル６、ＭＯＳＦＥＴ７、ＭＯＳＦＥＴ８、電流検出抵抗９などを備える。スイッチング素子としてのＭＯＳＦＥＴ７はＮチャンネル型であり、ＭＯＳＦＥＴ８はＰチャンネル型である。また、ＭＯＳＦＥＴ７および８は、それぞれボディダイオード７ａ、８ａを有する。」 イ 「図１ ［図：0001413191000005.jpg］ 」 ５ 引用例５ （１）引用例５に記載された事項 原査定の拒絶の理由において引用した、本願の出願前に既に公知である、特開２００３－００５８４５号公報（平成１５年１月８日公開。以下、これを「引用例５」という。）には、関連する図面と共に、次の事項が記載されている。 ア 「【００２１】図１は、本発明の第１の実施の形態の電圧レギュレータの回路図である。 【００２２】本発明の第１の実施の形態の電圧レギュレータ１０１は、入力端子１とＧＮＤ端子２の間に接続される誤差増幅器４と、誤差増幅器４の非反転入力端子５と、前記入力端子１にソースが接続され誤差増幅器４の出力７にゲートが接続され出力端子３にドレインが接続されているＰ?ＭＯＳのパストランジスタＭ１と、誤差増幅器４の出力７と出力端子３に接続される位相補償容量Ｃ１と、出力端子３とＧＮＤ端子２間に接続される位相補償容量Ｃ２とを備える。」 イ 「【００３４】次に、本発明の第２の実施の形態の電圧レギュレータを図２に示す。本発明の第２の実施の形態の電圧レギュレータは、本発明の第１の実施の形態の電圧レギュレータに追加変更した構成である。 【００３５】本発明の第２の実施の形態の電圧レギュレータ２０１は、出力端子３を一端とするスピード検知回路９と、出力端子３とＧＮＤ端子２間に接続された負荷回路（ロジック回路など）１２と、前記スピード検知回路９の他端であるスピード検知信号１３を一端とし他端に、本発明の第１の実施の形態の電圧レギュレータのスイッチ切り替え信号Ｄ１，Ｄ２，Ｄ３及びＤ４と前記負荷回路１２から出力されるモード切替え信号１１を接続するデコーダ回路１０とを備える。」 ウ 「図１ ［図：0001413191000006.jpg］ 」 エ 「図２ ［図：0001413191000007.jpg］ 」 第６ 対比・判断 １ 本願発明１について （１）対比 本願発明１と引用発明とを対比する。 ア 本願発明１の「電源制御用半導体装置」に関して （ア）引用発明の「入力端子ＶＩＮ」、「出力端子ＶＯＵＴ」及び「レギュレータ出力駆動用のＰＭＯＳトランジスタ２」は、それぞれ本願発明１の「直流電圧が入力される電圧入力端子」、「出力端子」及び「電圧制御用トランジスタ」に相当し、当該「ＰＭＯＳトランジスタ２」は、「入力端子ＶＩＮと出力端子ＶＯＵＴとの間に接続され」るものであるから、引用発明は、本願発明１の「直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタ」に対応する構成を有する。 （イ）引用発明の「フィードバック電圧値Ｖｆ」は、「出力端子ＶＯＵＴとＧＮＤ（接地）端子との間に接続される抵抗素子４及び可変抵抗５によって分圧されたものであ」るところ、当該「出力端子ＶＯＵＴとＧＮＤ（接地）端子との間に接続される抵抗素子４及び可変抵抗５」によって形成される回路は、“分圧回路”といい得るから、当該「フィードバック電圧値Ｖｆ」は、本願発明１の「分圧回路によって前記出力端子の出力電圧が分圧された出力のフィードバック電圧」に相当する。 引用発明の「誤差増幅器３」は、「基準電圧ＶＲＥＦとフィードバック電圧値Ｖｆの差を増幅」するものであって、その「出力は、ＰＭＯＳトランジスタ２のゲートに接続され」るところ、当該「誤差増幅器３」は、“制御回路”の一部といい得るから、引用発明は、本願発明１の「分圧回路によって前記出力端子の出力電圧が分圧された出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路」に対応する構成を有する。 （ウ）引用発明の「電圧設定端子Ａ、電圧設定端子Ｂ」は、本願発明１の「第１外部端子及び第２外部端子」に相当する。 引用発明の「電圧設定端子Ａ、電圧設定端子Ｂ」は、この「出力に基づいて、論理和回路１１の出力信号ＡＭＰ＿ＥＮが設定され、これにより誤差増幅器３のＯＮ状態とＯＦＦ状態を制御」するとともに、「誤差増幅器３のＯＮ状態とＯＦＦ状態」が「制御」されることによって、出力電圧が制御されることになるといえるから、引用発明は本願発明１の「前記出力電圧を制御するために外部から供給される出力制御信号が入力される第１外部端子及び第２外部端子」に対応する構成を有する。 （エ）引用発明の「電圧可変レギュレータ１０」は、本願発明１の「電源制御用半導体装置」に相当し、当該「電圧可変レギュレータ１０」は上記（ア）～（ウ）の構成を備えたものであるから、引用発明は、本願発明１の「直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、／分圧回路によって前記出力端子の出力電圧が分圧された出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路と、前記電圧入力端子に入力された直流電圧に基づいて前記制御回路の動作電圧を生成するバイアス回路と、／前記出力電圧を制御するために外部から供給される出力制御信号が入力される第１外部端子及び第２外部端子と、を備えた電源制御用半導体装置であ」るとの構成に対し、下記の点（相違点１）で相違するものの、“直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、／分圧回路によって前記出力端子の出力電圧が分圧された出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路と、／前記出力電圧を制御するために外部から供給される出力制御信号が入力される第１外部端子及び第２外部端子と、を備えた電源制御用半導体装置であ”る点で一致する。（“／”は、改行位置を示す。以下同様。） イ 本願発明１の「制御回路」について （ア）引用発明の「誤差増幅器３」は、本願発明１の「誤差アンプ」に対応するものであって、上記ア（イ）の対比を踏まえると、当該「誤差増幅器３」は、本願発明１の「前記フィードバック電圧と所定の基準電圧との電位差に応じた電圧を出力する誤差アンプ」に相当するといえる。 （イ）引用発明の「論理和回路１１」は、本願発明１の「ロジック回路」に対応するところ、「電圧設定端子Ａ、Ｂの出力に基づいて、論理和回路１１の出力信号ＡＭＰ＿ＥＮが設定され、これにより誤差増幅器３のＯＮ状態とＯＦＦ状態」が「制御」されることから、当該「誤差増幅器３」及び「論理和回路１１」から構成される回路は、本願発明１の「制御回路」に相当する。 したがって、上記（ア）の点も踏まえ、引用発明は、本願発明１の「制御回路は、／前記フィードバック電圧と所定の基準電圧との電位差に応じた電圧を出力する誤差アンプと、／ロジック回路と、を備え」るとの構成を有する。 ウ 本願発明１の「ロジック回路」について 引用発明の「電圧設定端子Ａ、Ｂの出力」は、本願発明１の「前記第１外部端子及び前記第２外部端子より」入力される、「ハイレベルまたはローレベルである第１外部入力信号及び第２外部入力信号」に相当する。 上記イ（イ）の対比を踏まえると、引用発明は、本願発明１の「前記ロジック回路は、／前記第１外部端子及び前記第２外部端子よりハイレベルまたはローレベルである第１外部入力信号及び第２外部入力信号が入力され、／前記第１外部入力信号及び第２外部入力信号によってオン、オフされる２以上のトランジスタおよびそれぞれのトランジスタと直列に接続された２以上の電流源を備え、／前記フィードバック電圧を前記第１外部入力信号及び前記第２外部入力信号に応じて変位させるための第１制御信号、第２制御信号及び第３制御信号を生成して出力し、／前記第１外部入力信号及び前記第２外部入力信号の４つの組み合わせのうちいずれか１つの組み合わせに応じて前記バイアス回路を非動作状態にさせる信号を生成して出力し、前記バイアス回路が前記ロジック回路からの信号によって非動作状態にされると、前記２以上の電流源の電流が遮断されるように構成されている」との構成に対し、下記の点（相違点２）で相違するものの、「ロジック回路」が「前記第１外部端子及び前記第２外部端子よりハイレベルまたはローレベルである第１外部入力信号及び第２外部入力信号が入力され」る点で一致する。 エ 以上、ア～ウの検討から、引用発明と本願発明１とは、次の一致点及び相違点を有する。 〈一致点〉 直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、 分圧回路によって前記出力端子の出力電圧が分圧された出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路と、 前記出力電圧を制御するために外部から供給される出力制御信号が入力される第１外部端子及び第２外部端子と、を備えた電源制御用半導体装置であって、 前記制御回路は、 前記フィードバック電圧と所定の基準電圧との電位差に応じた電圧を出力する誤差アンプと、 ロジック回路と、を備え、 前記ロジック回路は、 前記第１外部端子及び前記第２外部端子よりハイレベルまたはローレベルである第１外部入力信号及び第２外部入力信号が入力されることを特徴とする電源制御用半導体装置。 〈相違点１〉 本願発明１の「電源制御用半導体装置」が、「前記電圧入力端子に入力された直流電圧に基づいて前記制御回路の動作電圧を生成するバイアス回路」を備えるのに対し、引用発明は、そのような構成を有しない点。 〈相違点２〉 本願発明１の「ロジック回路」が、「前記第１外部入力信号及び第２外部入力信号によってオン、オフされる２以上のトランジスタおよびそれぞれのトランジスタと直列に接続された２以上の電流源を備え」るとともに、「前記フィードバック電圧を前記第１外部入力信号及び前記第２外部入力信号に応じて変位させるための第１制御信号、第２制御信号及び第３制御信号を生成して出力し、」「前記第１外部入力信号及び前記第２外部入力信号の４つの組み合わせのうちいずれか１つの組み合わせに応じて前記バイアス回路を非動作状態にさせる信号を生成して出力し、前記バイアス回路が前記ロジック回路からの信号によって非動作状態にされると、前記２以上の電流源の電流が遮断されるように構成されてい」るのに対し、引用発明の「論理和回路１１」は、「電圧設定端子Ａ、Ｂの出力に基づいて」、「出力信号ＡＭＰ＿ＥＮが設定され」るものである点。 （２）相違点についての判断 事案に鑑み、先に相違点２について検討する。 上記第５の２～５に示した引用例２～５のいずれにも、上記相違点２に係る構成は記載されていない。 したがって、引用発明及び引用例２～５に記載された技術的事項に基づいて相違点２に係る構成を導き出すことは、当業者といえども容易とまではいえず、また、相違点２に係る構成は、本願の出願前に周知な構成ともいえない。 したがって、上記その余の相違点について判断するまでもなく、本願発明１は、当業者であっても、引用発明及び引用例２～５に記載された技術的事項に基づいて容易に発明をすることができたものとはいえない。 ２ 本願発明２～４について 本願発明２～４は、本願発明１を直接または間接的に引用するものであるから、本願発明１と同じ理由により、当業者であっても、引用発明及び引用例２～５に記載された技術的事項に基づいて容易に発明をすることができたものとはいえない。 ３ 本願発明５について 本願発明５は、本願発明１と引用発明との間の上記相違点２に対応する点で引用発明と相違するから、本願発明１と同じ理由により、当業者であっても、引用発明及び引用例２～５に記載された技術的事項に基づいて容易に発明をすることができたものとはいえない。 第７ 原査定について １ 理由１（特許法２９条２項）について 本件補正により、本願発明１～５は上記相違点２に係る事項を有するものとなっており、当業者であっても、拒絶査定において引用された引用文献１～５（上記第５の引用例１～５）に基づいて、容易に発明をすることができたものとはいえない。したがって、原査定の理由１を維持することはできない。 第８ むすび 以上のとおり、原査定の理由によっては、本願を拒絶することはできない。 また、他に本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。