2021-001747

特願２０１９－５１２７３７号「駆動制御回路及びその駆動方法、表示装置」拒絶査定不服審判事件〔平成３０年６月７日国際公開、ＷＯ２０１８／０９９２６７、令和１年１１月７日国内公表、特表２０１９－５３２３３０号〕について、次のとおり審決する。

結 論 本件審判の請求は、成り立たない。

理 由 第１ 手続の経緯 本願は、平成２９年１１月１５日を国際出願日とする外国語特許出願（パリ条約による優先権主張、２０１６年１１月２９日、中華人民共和国）であって、平成３１年３月５日に翻訳文が提出され、同月８日に手続補正書が提出され、令和２年３月１８日付けの拒絶理由通知に対し、同年５月２８日に意見書及び手続補正書が提出されたところ、同年１０月２６日付けで拒絶査定（以下「原査定」という。）がされ（原査定の謄本の送達日：同年１１月４日）、これに対して、令和３年２月８日に拒絶査定不服審判の請求がされると同時に特許請求の範囲及び明細書についての補正（以下「本件補正」という。）がされたものである。 第２ 補正の却下の決定 ［補正の却下の決定の結論］ 本件補正を却下する。 ［補正の却下の決定の理由］ １ 本件補正の概要 （１）特許請求の範囲についての補正 本件補正は、次のアに示される本件補正前の特許請求の範囲の請求項１の記載を、以下のイに示される本件補正後の特許請求の範囲の請求項１の記載に補正することを含むものである。下線は、補正箇所を示す。 ア 本件補正前 「【請求項１】 駆動集積回路、送信制御回路、走査駆動回路及び画素回路を含み、 前記駆動集積回路は、出力待ちの駆動信号のデューティ比を調整して、第１の駆動信号を生成し、前記第１の駆動信号を前記送信制御回路に送信し、且つ、前記駆動集積回路は、出力待ちのデータ信号の振幅値を低くして、第１のデータ信号を生成し、前記第１のデータ信号を前記走査駆動回路に送信し、 前記走査駆動回路は、走査信号を生成し、前記第１のデータ信号を受信してタイミング制御し、タイミング制御後の前記第１のデータ信号を前記画素回路に送信し、 前記送信制御回路は、前記駆動集積回路と前記画素回路との間に接続され、前記第１の駆動信号を受信し、受信された前記第１の駆動信号を、前記出力待ちの駆動信号のデューティ比より大きい所定のデューティ比を有する第２の駆動信号に変換し、前記第２の駆動信号を前記画素回路に送信し、 前記画素回路は、前記第２の駆動信号を受信し、受信された前記第２の駆動信号及び前記走査駆動回路から送信された第１のデータ信号と走査信号とに基づいて、対応する画素ユニットを駆動制御することを特徴とする、駆動制御回路。」 イ 本件補正後 「【請求項１】 駆動集積回路、送信制御回路、データ駆動回路及び画素回路を含み、 前記駆動集積回路は、出力待ちの駆動信号のデューティ比を調整して、第１の駆動信号を生成し、前記第１の駆動信号を前記送信制御回路に送信し、且つ、前記駆動集積回路は、出力待ちのデータ信号の振幅値を低くして、第１のデータ信号を生成し、前記第１のデータ信号を前記データ駆動回路に送信し、 前記データ駆動回路は、前記第１のデータ信号を受信し、データ線により前記第１のデータ信号を前記画素回路に送信し、 前記送信制御回路は、前記駆動集積回路と前記画素回路との間に接続され、前記第１の駆動信号を受信し、受信された前記第１の駆動信号を、前記出力待ちの駆動信号のデューティ比より大きい所定のデューティ比を有する第２の駆動信号に変換し、前記第２の駆動信号を前記画素回路に送信し、 前記画素回路は、前記第２の駆動信号を受信し、受信された前記第２の駆動信号及び前記データ駆動回路から送信された第１のデータ信号に基づいて、対応する画素ユニットを駆動制御し、 前記送信制御回路は、第１のＰ型電界効果トランジスタと、第２のＰ型電界効果トランジスタと、第３のＰ型電界効果トランジスタと、第１のコンデンサと、を備え、 前記第１のＰ型電界効果トランジスタは、ソースが第１のノードに接続され、ゲートが第２のＰ型電界効果トランジスタのドレインに接続され、ドレインがローレベルに接続され、 前記第２のＰ型電界効果トランジスタは、ソースが第２のノードに接続され、ゲートが第１のノードに接続され、ドレインが第１のＰ型電界効果トランジスタのゲートに接続され、 前記第３のＰ型電界効果トランジスタは、ソースがハイレベルに接続され、ゲートが信号入力ポートに接続され、ドレインが第２のノードに接続され、 前記第１のコンデンサは、一端が第１のノードに接続され、他端が第２のノードに接続され、前記第２のノードが信号出力ポートに接続されることを特徴とする、駆動制御回路。」 （２）明細書についての補正 本件補正は、次のアに示される本件補正前の明細書の段落【００１７】及び【００４２】の記載を、それぞれ以下のイに示される本件補正後の明細書の段落【００１７】及び【００４２】の記載に補正することを含むものである。下線は、補正箇所を示す。 ア 本件補正前 「【００１７】 図１には、本発明の実施例１に係る駆動制御回路の概略構成図が示されており、該駆動制御回路は、主に、駆動集積回路１１、送信制御回路１２、走査駆動回路１３、及び画素回路１４を含み、 駆動集積回路１１は、出力待ちの駆動信号のデューティ比を調整して、第１の駆動信号Ｓ１を生成し、第１の駆動信号Ｓ１を送信制御回路１２に送信し、出力待ちのデータ信号の振幅値を低くして、第１のデータ信号Ｄ１を生成し、第１のデータ信号Ｄ１を走査駆動回路１３に送信し、 送信制御回路１２は、駆動集積回路１１と画素回路１４との間に接続され、受信した第１の駆動信号Ｓ１を、出力待ちの駆動信号のデューティ比より大きい所定のデューティ比を有する第２の駆動信号Ｓ２に変換して、画素回路１４に送信し、 画素回路１４は、受信した第２の駆動信号Ｓ２と走査駆動回路１３から送信された第１のデータ信号Ｄ１とに基づいて、対応する画素ユニットを駆動制御する。」 「【００４２】 具体的には、具体的なタイミング制御は、図３ｂに示すように、第２の駆動信号Ｓ２は、走査駆動回路が送信した走査信号Ｓ１及びデータ信号Ｓ２と協力してディスプレイにおける画素点を順次走査して、データを書き込む。行同期信号ＶＳの作用は、信号送信端と受信端とを同期させることであり、走査駆動回路から送信された走査信号Ｓ１は、順次にディスプレイ画素点を走査初期化し、走査駆動回路から送信されたデータ信号Ｓ２は、順次にディスプレイ画素点に対してデータ書き込みを行い、同じ行でのディスプレイ画素点を駆動してデータを書き込む過程において、データ信号Ｓ２が走査信号Ｓ１より遅れる。走査駆動してデータを書き込んだ後、第２の駆動信号Ｓ２が低電圧になる場合にディスプレイの画素がオンになり、高電圧になる場合にディスプレイの画素がオフになり、６０％のデューティ比を有する第２の駆動信号Ｓ２によって、ディスプレイに表示される横方向ムラの表示時間が表示時間全体の４０％になり、信号周波数が比較的高く、且つデータ信号の振幅値を調整することによってディスプレイの単位時間あたりの表示輝度を高めるため、横方向ムラ現象が人の視覚に捉えられにくく、ディスプレイに現れる横方向ムラ現象を改善し、表示品質を向上させる。」 イ 本件補正後 「【００１７】 図１には、本発明の実施例１に係る駆動制御回路の概略構成図が示されており、該駆動制御回路は、主に、駆動集積回路１１、送信制御回路１２、データ駆動回路１３、及び画素回路１４を含み、 駆動集積回路１１は、出力待ちの駆動信号のデューティ比を調整して、第１の駆動信号Ｓ１を生成し、第１の駆動信号Ｓ１を送信制御回路１２に送信し、出力待ちのデータ信号の振幅値を低くして、第１のデータ信号Ｄ１を生成し、第１のデータ信号Ｄ１をデータ駆動回路１３に送信し、 送信制御回路１２は、駆動集積回路１１と画素回路１４との間に接続され、受信した第１の駆動信号Ｓ１を、出力待ちの駆動信号のデューティ比より大きい所定のデューティ比を有する第２の駆動信号Ｓ２に変換して、画素回路１４に送信し、 画素回路１４は、受信した第２の駆動信号Ｓ２とデータ駆動回路１３から送信された第１のデータ信号Ｄ１とに基づいて、対応する画素ユニットを駆動制御する。」 「【００４２】 具体的には、具体的なタイミング制御は、図３ｂに示すように、第２の駆動信号Ｓ２は、走査駆動回路が送信した走査信号Ｓ１及び走査信号Ｓ２と協力してディスプレイにおける画素点を順次走査して、データを書き込む。行同期信号ＶＳの作用は、信号送信端と受信端とを同期させることであり、走査駆動回路から送信された走査信号Ｓ１は、順次にディスプレイ画素点を走査初期化し、走査駆動回路から送信された走査信号Ｓ２は、順次にディスプレイ画素点に対してデータ書き込みを行い、同じ行でのディスプレイ画素点を駆動してデータを書き込む過程において、走査信号Ｓ２が走査信号Ｓ１より遅れる。走査駆動してデータを書き込んだ後、第２の駆動信号Ｓ２が低電圧になる場合にディスプレイの画素がオンになり、高電圧になる場合にディスプレイの画素がオフになり、６０％のデューティ比を有する第２の駆動信号Ｓ２によって、ディスプレイに表示される横方向ムラの表示時間が表示時間全体の４０％になり、信号周波数が比較的高く、且つデータ信号の振幅値を調整することによってディスプレイの単位時間あたりの表示輝度を高めるため、横方向ムラ現象が人の視覚に捉えられにくく、ディスプレイに現れる横方向ムラ現象を改善し、表示品質を向上させる。」 ２ 本件補正についての当審の判断 （１）翻訳文新規事項の追加 ア 上記１（１）に示した請求項１についての補正は、本件補正前の「走査駆動回路」という記載を「データ駆動回路」に補正することを含むところ、本願の翻訳文等には「データ駆動回路」は記載も示唆もされていないから、本件補正は、本願の翻訳文等に記載した事項の範囲内においてしたものでない。 イ この点に関し、請求人は審判請求書において、次の主張をしている。下線は当審が付した。 「（３－１－２）補正の根拠の明示 （中略） 図１、５、６、及び明細書段落［００１７］の記載から、Ｄ１が第１のデータ信号であることが明らかです。Ｄ１が入力され、また出力される「走査駆動回路１３」は、データ信号を扱う構成要件であることが明らかです。すなわち、「走査駆動回路１３」が「データ駆動回路１３」の誤記であることが自然で合理的であることがわかります。以上のことから、明細書におけるすべての「走査駆動回路」を「データ駆動回路」に補正し、明細書段落［００３７］、［００３９］における「走査駆動回路」に相当する「走査回路Ｓ」と「走査駆動回路Ｓ」とを「データ駆動回路Ｓ」に補正いたしました。 上記補正した明細書の内容、特に段落［００１７］、［００３２］－［００３５］、図１、３、５の記載に基づいて、請求項１に対して、「走査駆動回路」を「データ駆動回路」に補正し、その補正に伴い、走査信号に関する記載を適宜に削除し、また元の請求項４の技術的特徴を請求項１に取り入れる補正を行いました。 （中略） これらの補正は、いずれも出願当初の明細書等の範囲内においてしたものです。」 ウ しかしながら、以下に詳述するとおり、請求人の上記主張を採用することはできず、本願の翻訳文等の記載をみても「走査駆動回路１３」が「データ駆動回路１３」の誤記であることが明らかであるとはいえない。 （ア）請求人は、「図１、５、６、及び明細書段落［００１７］の記載から、Ｄ１が第１のデータ信号であることが明らかです。Ｄ１が入力され、また出力される「走査駆動回路１３」は、データ信号を扱う構成要件であることが明らかです。」と主張する。 ここで、本件補正前の段落【００１７】の記載は、前記１（２）アにおいて示したとおりであり、【図１】の記載は次に示すとおりである。 なお、【図５】及び【図６】の図示内容は、【図１】の図示内容と全く同じである。 「【図１】 ［図：0001382178000001.jpg］ 」 （イ）これらの記載から、第１のデータ信号Ｄ１は、駆動集積回路１１において生成され、走査駆動回路１３に送信され、さらに走査駆動回路１３から画素回路１４に送信されることが読み取れるものの、このことから直ちに「走査駆動回路１３」が「データ駆動回路」の誤りであると結論づけることはできない。 （ウ）すなわち、原査定において引用した引用文献１（米国特許出願公開第２０１２／００６２６１３号明細書）、引用文献２（特開２０１２－２２０５６５号公報）、引用文献３（特開２００７－１２７９１８号公報）に開示されているように、ＡＭＯＬＥＤ表示装置におけるＯＬＥＤ素子の発光期間と非発光期間の比である発光デューティを制御するための構成として、走査線駆動回路及びデータ線駆動回路の他に、発光デューティを制御するための回路を駆動制御部に設けた構成が一般的なものとして知られている。 （引用文献１のＦｉｇ．１の「Ｅｍｉｓｓｉｏｎ Ｄｒｉｖｅｒ１４０」、引用文献２の【図１】の「発光停止制御回路２３」、引用文献３の【図１】の「発光制御線駆動回路３０」が、発光デューティを制御するための回路にあたる。） 「引用文献１のＦｉｇ．１ ［図：0001382178000002.jpg］ 」 「引用文献２の【図１】 ［図：0001382178000003.jpg］ 」 「引用文献３の【図１】 ［図：0001382178000004.jpg］ 」 （エ）上述の一般的な構成を考慮しつつ、本願の明細書及び図面に開示された駆動制御回路について検討してみると、上記【００１７】には、「駆動集積回路１１は、出力待ちの駆動信号のデューティ比を調整して、第１の駆動信号Ｓ１を生成し、第１の駆動信号Ｓ１を送信制御回路１２に送信し」、「送信制御回路１２は、駆動集積回路１１と画素回路１４との間に接続され、受信した第１の駆動信号Ｓ１を、出力待ちの駆動信号のデューティ比より大きい所定のデューティ比を有する第２の駆動信号Ｓ２に変換して、画素回路１４に送信し」と記載されているから、上記「送信制御回路１２」は、発光デューティを制御するための回路であって、走査線駆動回路やデータ線駆動回路ではないことは明らかである。 （オ）そうすると、「走査駆動回路１３」については次の３つの可能性が考えられる。 ａ 「走査駆動回路１３」は走査線駆動回路である。 ｂ 「走査駆動回路１３」はデータ線駆動回路である。 ｃ 「走査駆動回路１３」は走査線駆動回路及びデータ線駆動回路の両方を兼用する回路である。 （カ）ここで、本件補正前の段落【００４２】の記載から上記３つの可能性について検討する。 本件補正前の段落【００４２】及び【図３ｂ】の記載は以下のとおりである。下線は当審が付した。 「【００４２】 具体的には、具体的なタイミング制御は、図３ｂに示すように、第２の駆動信号Ｓ２は、走査駆動回路が送信した走査信号Ｓ１及びデータ信号Ｓ２と協力してディスプレイにおける画素点を順次走査して、データを書き込む。行同期信号ＶＳの作用は、信号送信端と受信端とを同期させることであり、走査駆動回路から送信された走査信号Ｓ１は、順次にディスプレイ画素点を走査初期化し、走査駆動回路から送信されたデータ信号Ｓ２は、順次にディスプレイ画素点に対してデータ書き込みを行い、同じ行でのディスプレイ画素点を駆動してデータを書き込む過程において、データ信号Ｓ２が走査信号Ｓ１より遅れる。（以下省略）」 「【図３ｂ】 ［図：0001382178000005.jpg］ 」 （キ）上記記載によれば、「走査駆動回路」は「走査信号Ｓ１及びデータ信号Ｓ２」を送信し、「走査駆動回路から送信された走査信号Ｓ１は、順次にディスプレイ画素点を走査初期化し、走査駆動回路から送信されたデータ信号Ｓ２は、順次にディスプレイ画素点に対してデータ書き込みを行」うことから、「走査駆動回路１３」は、走査信号を画素回路に供給する走査線駆動回路であるとともに、データ信号を画素回路に供給するデータ線駆動回路でもあることが読み取れる。 すなわち、本件補正前の「走査駆動回路１３」は、上記（オ）のｃの場合（走査線駆動回路及びデータ線駆動回路の両方を兼用する回路）に該当するといえる。 （ク）これに対し、請求人は、「第１のデータ信号Ｄ１」を「走査駆動回路１３」が「画素回路１４」に送信していることを根拠として、「走査駆動回路」が「データ駆動回路」の誤記であるとしてこれを補正しているところ、このような補正は、上記（オ）のｃの場合を排除して、ｂの場合に限定するものであり、本件補正前の【００４２】の記載と整合しないものである。 なお、本件補正後の【００４２】において、【００１７】の「データ駆動回路１３」とは異なる機能を有する走査駆動回路が別途定義されているから、本件補正後の【００４２】の「走査駆動回路」と【００１７】の「データ駆動回路１３」という２つの回路の存在が整合するように解釈すると、本件補正後の「データ駆動回路」は、走査線駆動回路及びデータ線駆動回路の両方の機能を有する回路であると解する余地はないというべきである。 そうすると、本件補正後の「駆動制御回路」は、「駆動集積回路１１」、「送信制御回路１２」、「データ駆動回路１３」及び「画素回路１４」の他に、「走査駆動回路」を含むものであると解するのが相当であるから、本件補正後の「データ駆動回路」は、上記（オ）のｃの場合に対応する走査線駆動回路及びデータ線駆動回路の両方の機能を有する回路ではなく、本件補正前の「駆動制御回路」に対して新たに追加された回路であると解するのが相当である。 エ 以上の検討内容を踏まえると、「走査駆動回路１３」が「データ駆動回路１３」の明らかな誤記であるとはいえず、「走査駆動回路」という記載を「データ駆動回路」に補正することは、駆動回路の属性、回路構成や機能を全く異なるものに変えてしまうことになるから、本願の翻訳文等の全ての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものであるとはいえない。 よって、本件補正は、いわゆる翻訳文新規事項を追加する補正である。 （２）補正の目的該当性違反 ア 本件補正は、請求項１において、補正前の「前記走査駆動回路は、走査信号を生成し、前記第１のデータ信号を受信してタイミング制御し、タイミング制御後の前記第１のデータ信号を前記画素回路に送信し、」を「前記データ駆動回路は、前記第１のデータ信号を受信し、データ線により前記第１のデータ信号を前記画素回路に送信し、」と補正することを含むものであるが、この補正により、「タイミング制御」すること及び「タイミング制御後の前記第１のデータ信号を前記画素回路に送信」することが削除されている。 イ 請求人は、上記補正が特許請求の範囲の限定的減縮を目的とするものである旨主張しているが、このような補正前の構成の一部を削除する補正は、特許法１７条の２第５項２号に規定する特許請求の範囲の減縮を目的とするものに該当しない。 ウ また、タイミング制御に係る事項は、令和２年３月１８日付けの拒絶理由通知に係る拒絶の理由に示す事項とは関係がないから、上記補正は、特許法１７条の２第５項４号に規定する「明りようでない記載の釈明（拒絶理由通知に係る拒絶の理由に示す事項についてするものに限る。）」を目的とするものにも該当しない。 エ さらに、上記補正が、「請求項の削除」（同項１号）又は「誤記の訂正」（同項３号）を目的とするものにも該当しないことは明らかである。 オ したがって、本件補正は、特許法１７条の２第５項各号のいずれを目的とするものにも該当しない。 （３）独立特許要件違反（実施可能要件違反） ア 本件補正は、請求項１において、本件補正前の「送信制御回路」について、「前記送信制御回路は、第１のＰ型電界効果トランジスタと、第２のＰ型電界効果トランジスタと、第３のＰ型電界効果トランジスタと、第１のコンデンサと、を備え、 前記第１のＰ型電界効果トランジスタは、ソースが第１のノードに接続され、ゲートが第２のＰ型電界効果トランジスタのドレインに接続され、ドレインがローレベルに接続され、 前記第２のＰ型電界効果トランジスタは、ソースが第２のノードに接続され、ゲートが第１のノードに接続され、ドレインが第１のＰ型電界効果トランジスタのゲートに接続され、 前記第３のＰ型電界効果トランジスタは、ソースがハイレベルに接続され、ゲートが信号入力ポートに接続され、ドレインが第２のノードに接続され、 前記第１のコンデンサは、一端が第１のノードに接続され、他端が第２のノードに接続され、前記第２のノードが信号出力ポートに接続されること」という構成を限定することを含むものである。 そして、本件補正前の請求項１に記載された発明と、本件補正後の請求項１に記載される発明とは、産業上の利用分野及び解決しようとする課題が同一であるので、上記（２）において説示したことは措くとしても、本件補正は、特許法１７条の２第５項２号に規定する特許請求の範囲の減縮を目的とするものに該当すると考える余地がある。 しかしながら、以下に詳述するとおり、本件補正後の発明の詳細な説明の記載は、特許法３６条４項１号に規定する要件（実施可能要件）を満たしておらず、本件補正は、特許法１７条の２第６項において準用する同法１２６条７項の規定に適合しないものである。 イ 本件補正は、前記１（２）において示したとおり、本件補正前の「走査駆動回路１３」を「データ駆動回路１３」に補正することを含むものであるが、本件補正後の段落【００４２】には、次に示すとおり、依然として「走査駆動回路」についての記載があるから、本願の発明の詳細な説明に開示された「駆動制御回路」は、「駆動集積回路１１」、「送信制御回路１２」、「データ駆動回路１３」及び「画素回路１４」の他に、「走査駆動回路」を含むものであると解するのが相当である。 「【００４２】 具体的には、具体的なタイミング制御は、図３ｂに示すように、第２の駆動信号Ｓ２は、走査駆動回路が送信した走査信号Ｓ１及び走査信号Ｓ２と協力してディスプレイにおける画素点を順次走査して、データを書き込む。行同期信号ＶＳの作用は、信号送信端と受信端とを同期させることであり、走査駆動回路から送信された走査信号Ｓ１は、順次にディスプレイ画素点を走査初期化し、走査駆動回路から送信された走査信号Ｓ２は、順次にディスプレイ画素点に対してデータ書き込みを行い、同じ行でのディスプレイ画素点を駆動してデータを書き込む過程において、走査信号Ｓ２が走査信号Ｓ１より遅れる。走査駆動してデータを書き込んだ後、第２の駆動信号Ｓ２が低電圧になる場合にディスプレイの画素がオンになり、高電圧になる場合にディスプレイの画素がオフになり、６０％のデューティ比を有する第２の駆動信号Ｓ２によって、ディスプレイに表示される横方向ムラの表示時間が表示時間全体の４０％になり、信号周波数が比較的高く、且つデータ信号の振幅値を調整することによってディスプレイの単位時間あたりの表示輝度を高めるため、横方向ムラ現象が人の視覚に捉えられにくく、ディスプレイに現れる横方向ムラ現象を改善し、表示品質を向上させる。」 ウ しかしながら、上記【００４２】の記載は、「走査駆動回路」が送信する「走査信号」のタイミングと役割を示したにすぎず、「走査駆動回路」の具体的な回路構成は不明であり、「駆動制御回路」においてどのように配置されており、「画素回路１４」とどのように接続されているのかについても不明である。 この点に関し、請求人は審判請求書において、次の主張をしている。 「（３－１－２）補正の根拠の明示 本願明細書段落［００１７］、［００４２］の記載から、大文字のＳ１、Ｓ２がそれぞれ第１の駆動信号、第２の駆動信号を示すことが明らかです。また、本願明細書段落［００４２］及び図３の記載から、小文字のＳ１で第１の走査信号を示すことから、小文字のＳ２で第２の走査信号を示すことは、自然で合理的であることがわかります。すなわち、大文字のＳと数字と、小文字のＳと数字と、のそれぞれで駆動信号と走査信号とを区別して記載されています。 以上のことから、本願明細書段落［００４２］における誤記である「走査信号Ｓ１」と「データ信号Ｓ２」とを、それぞれ「走査信号Ｓ１」と「走査信号Ｓ２」に補正いたしました。」 エ 請求人の上記主張を考慮しても、「走査駆動回路」の具体的な回路構成は不明であり、「駆動制御回路」においてどのように配置されており、「画素回路１４」とどのように接続されているのかについても不明である。 特に、「画素回路１４」との接続については、走査信号には「走査信号Ｓ１」と「走査信号Ｓ２」の２種類のものがあり、「走査信号Ｓ１は、順次にディスプレイ画素点を走査初期化」するためのものであり、「走査信号Ｓ２は、順次にディスプレイ画素点に対してデータ書き込みを行」うためのものであるとしても、これらの走査信号は、「画素回路１４」のどのような回路要素（トランジスタなど）に入力されるのか、【図３ｂ】の図示内容を参照しても不明である。 オ すなわち、ＡＭＯＬＥＤ表示装置における画素回路の具体的な回路構成は、引用文献１（米国特許出願公開第２０１２／００６２６１３号明細書）のＦｉｇ．２に示されたものが一般的なものであるところ、このような一般的な画素回路では、走査駆動回路（スキャンドライバ１２０）からの走査線（ゲートライン）ＧＬｎは、トランジスタＭ１のゲートに接続され、走査信号（ゲート電圧）がトランジスタＭ１のゲートに供給され、トランジスタＭ１のオン・オフを制御して、データラインＤＬｍを介してコンデンサＣにデータ出力電圧を書き込むものである（引用文献１の段落［００５３］の記載も参照。）。 しかしながら、本件補正後の「走査信号Ｓ１」と「走査信号Ｓ２」を、このような典型的な画素回路における一つの走査用トランジスタのゲートに供給しても、「走査信号Ｓ１」により「ディスプレイ画素点を走査初期化」し、「走査信号Ｓ２」により「ディスプレイ画素点に対してデータ書き込み」を行うことはできないことは明らかであるから、本件補正後の段落【００４２】の記載内容に即して「走査駆動回路」を検討すると、その回路構成は、上述した典型的な画素回路とは異なるものを想定する必要があると考えられるところ、その回路構成がどのようなものか不明である。 「引用文献１のＦｉｇ．２ ［図：0001382178000006.jpg］ 」 カ 以上の検討内容を踏まえると、本件補正後の発明の詳細な説明の記載は、当業者が発明の実施をすることができる程度に明確かつ十分に記載したものであるとはいえない。 （３）小括 以上検討のとおり、本件補正は、いわゆる翻訳文新規事項を追加する補正であるから、特許法１７条の２第３項の規定に違反する（同法１８４条の１２第２項参照）。 また、本件補正は、同法１７条の２第５項各号のいずれを目的とするものにも該当しないから、同項の規定に違反する。 さらに、本件補正後の発明の詳細な説明の記載は、同法３６条４項１号に規定する要件を満たしておらず、本件補正は、同法１７条の２第６項において準用する同法１２６条７項の規定に違反する。 したがって、本件補正は、いずれにしても不適法なものであって、同法１５９条１項において読み替えて準用する同法５３条１項の規定により却下すべきものである。 よって、上記補正の却下の決定の結論のとおり決定する。 第３ 本願発明について １ 本願発明 本件補正は、上記第２において説示したとおり却下されたので、本願の請求項１～１０に係る発明は、令和２年５月２８日に提出された手続補正書により補正された特許請求の範囲の請求項１～１０に記載された事項により特定されるものであると認められるところ、請求項１の記載は次のとおりである。以下、請求項１に係る発明を「本願発明」という。 「【請求項１】 駆動集積回路、送信制御回路、走査駆動回路及び画素回路を含み、 前記駆動集積回路は、出力待ちの駆動信号のデューティ比を調整して、第１の駆動信号を生成し、前記第１の駆動信号を前記送信制御回路に送信し、且つ、前記駆動集積回路は、出力待ちのデータ信号の振幅値を低くして、第１のデータ信号を生成し、前記第１のデータ信号を前記走査駆動回路に送信し、 前記走査駆動回路は、走査信号を生成し、前記第１のデータ信号を受信してタイミング制御し、タイミング制御後の前記第１のデータ信号を前記画素回路に送信し、 前記送信制御回路は、前記駆動集積回路と前記画素回路との間に接続され、前記第１の駆動信号を受信し、受信された前記第１の駆動信号を、前記出力待ちの駆動信号のデューティ比より大きい所定のデューティ比を有する第２の駆動信号に変換し、前記第２の駆動信号を前記画素回路に送信し、 前記画素回路は、前記第２の駆動信号を受信し、受信された前記第２の駆動信号及び前記走査駆動回路から送信された第１のデータ信号と走査信号とに基づいて、対応する画素ユニットを駆動制御することを特徴とする、駆動制御回路。」 ２ 原査定における拒絶の理由の概要 原査定の拒絶の理由のうち、請求項１についての理由１及び２の概要は、次のとおりである。 理由１（明確性） 本願は、特許請求の範囲の記載が下記の点で、特許法３６条６項２号に規定する要件を満たしていない。 記 請求項１の「走査駆動回路」は、データ信号を画素回路に送信する構成であるが、当該「走査」の意味する駆動回路は、例えば走査線を介してデータ信号を送信する回路構成なのか否か明確ではない。 特に、「走査信号を生成し、前記第１のデータ信号を受信してタイミング制御し、タイミング制御後の前記第１のデータ信号を前記画素回路に送信」する「走査駆動回路」の構成（走査信号等）が明確ではない。 理由２（進歩性） 本願発明は、下記の引用文献３に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。 記 引用文献３：特開２００７－１２７９１８号公報 第４ 当審の判断 １ 明確性要件違反について 本願発明の「走査駆動回路」の回路構成が、以下の（１）～（３）において詳述するように不明であるから、本願発明は明確ではない。 （１）本願発明の「前記走査駆動回路は、走査信号を生成し、前記第１のデータ信号を受信してタイミング制御し、タイミング制御後の前記第１のデータ信号を前記画素回路に送信し」という構成について、「走査信号を生成」し、かつ、「第１のデータ信号を受信して」「前記画素回路に送信」するための「走査駆動回路」の回路構成が、明細書及び図面の記載を参酌しても不明である。 すなわち、走査駆動回路が走査信号Ｓ１を送信することは、例えば、段落【００４２】等に記載されているものの、走査駆動回路が走査信号Ｓ１を「生成」することについての記載はなく、当該走査信号が走査駆動回路においてどのように生成されるのか、そのための具体的な回路構成は明らかではない。また、走査駆動回路がデータ信号（輝度信号）を受信して、画素回路に送信することも一般的ではなく、そのための具体的な構成が不明である。 （２）本願発明の「前記走査駆動回路は、走査信号を生成し、前記第１のデータ信号を受信してタイミング制御し、タイミング制御後の前記第１のデータ信号を前記画素回路に送信し」という構成について、「第１のデータ信号を前記画素回路に送信」する「タイミング制御」のための「走査駆動回路」の回路構成が、明細書及び図面の記載を参酌しても不明である。 すなわち、「走査駆動回路」における「タイミング制御」について、「ステップ４０２において、送信制御回路は、受信された第１の駆動信号を、前記出力待ちの駆動信号のデューティ比より大きい所定のデューティ比を有する第２の駆動信号に変換して、画素回路に送信する。ステップ４０３において、走査駆動回路は、第１のデータ信号を画素回路に送信する。ステップ４０２とステップ４０３とは、優先順位が限定されず、一般的に特定のタイミングに応じて同時に実行すると考えられる。」（【００３３】～【００３５】）、「駆動ＩＣは、元のデータ信号の振幅値を信号Ｙ１までに低下させ、該振幅値の具体的な調整値は、該ディスプレイＡの型番、ムラ程度等の条件に関連し、具体的な状況に応じてパラメータを調整でき、駆動ＩＣによって、調整され後の信号Ｙ１を走査駆動回路Ｓに送信し、走査駆動回路Ｓは、信号Ｙ１をタイミング制御し、ディスプレイの画素回路Ｍに送信する。」（【００３９】）、「具体的には、具体的なタイミング制御は、図３ｂに示すように、第２の駆動信号Ｓ２は、走査駆動回路が送信した走査信号Ｓ１及びデータ信号Ｓ２と協力してディスプレイにおける画素点を順次走査して、データを書き込む。行同期信号ＶＳの作用は、信号送信端と受信端とを同期させることであり、走査駆動回路から送信された走査信号Ｓ１は、順次にディスプレイ画素点を走査初期化し、走査駆動回路から送信されたデータ信号Ｓ２は、順次にディスプレイ画素点に対してデータ書き込みを行い、同じ行でのディスプレイ画素点を駆動してデータを書き込む過程において、データ信号Ｓ２が走査信号Ｓ１より遅れる。」（【００４２】）等の記載はされているものの、「タイミング制御」のための具体的な回路構成についての記載はない。 （３）本願発明の「前記画素回路は、前記第２の駆動信号を受信し、受信された前記第２の駆動信号及び前記走査駆動回路から送信された第１のデータ信号と走査信号とに基づいて、対応する画素ユニットを駆動制御すること」という構成について、「画素回路」に「第１のデータ信号と走査信号」を「送信」するための「走査駆動回路」の回路構成（特に、属性の異なる２つの信号を画素回路に送るための接続態様）が、明細書及び図面の記載を参酌しても不明である。 したがって、本願の特許請求の範囲の記載は、特許法３６条６項２号に規定する要件を満たしていない。 ２ 進歩性欠如について （１）引用文献３の記載事項 原査定の拒絶の理由において引用された引用文献３（特開２００７－１２７９１８号公報）には、次の事項が記載されている。下線は当審が付した。 「【００１４】 ＜１．実施形態＞ 図１は、本発明の実施形態に係る電気光学装置の構成を示すブロック図である。同図に示されるように、この電気光学装置Ｄは、発光制御装置１と発光装置２を備える。発光装置２は、複数の画素回路Ｐを面状に配列してなる表示部１０と、各画素回路Ｐを駆動して階調を制御する駆動回路２０とを備える。発光制御装置１は、この駆動回路２０の動作を制御する。なお、駆動回路２０や発光制御装置１の一部又は全部は、各画素回路Ｐが配列される基板の表面やこの基板に接合された配線基板にＩＣチップの形態で実装されてもよいし、この基板の表面に作り込まれたスイッチング素子（典型的にはＴＦＴ（Thin Film Transistor））によって構成されてもよい。 【００１５】 表示部１０には、Ｘ方向に延在する４８０本の走査線１１と、Ｘ方向に直交するＹ方向に延在する６４０本のデータ線１４とが形成される。また、表示部１０には、複数の発光制御線１２が形成される。 図３に発光制御線１２と画素回路Ｐを示す。発光制御線１２は第１発光制御線１２ａと第２発光制御線１２ｂとを備える。より詳細には、第１発光制御線１２ａは、各走査線１１と対をなしてＸ方向に延在する４８０本の第１発光制御線１２ａ－０～１２ａ－４７９から構成され、第２発光制御線１２ｂは、２４０本の第２発光制御線１２ｂ－１２０～１２ｂ－３５９から構成される。第２発光制御線１２ｂ－１２０～１２ｂ－３５９は第１発光制御線１２ａ－１２０～１２ａ－３５９と対をなしている。各画素回路Ｐは、走査線１１および発光制御線１２の対とデータ線１４との各交差に対応した位置に配置される。したがって、これらの画素回路Ｐは、縦４８０行×横６４０列のマトリクス状に配列する。 【００１６】 画素回路Ｐは、後述するようにＯＬＥＤ素子１７を含む。ＯＬＥＤ素子１７の光量は駆動電流によって定まる。また、ＯＬＥＤ素子１７は発光期間において点灯し、非発光期間において消灯する。発光期間と非発光期間は発光制御信号によって制御される。発光制御信号は、第１発光制御信号Ｃａ－０～Ｃａ－４７９と第２発光制御信号Ｃｂ－１２０～Ｃｂ－３５９とからなる。第１発光制御信号Ｃａ－０～Ｃａ－４７９は第１発光制御線１２ａ－１２０～１２ａ－３５９を介して画素回路Ｐに供給され、第２発光制御信号Ｃｂ－１２０～Ｃｂ－３５９は第２発光制御線１２ｂ－１２０～１２ｂ－３５９を介して画素回路Ｐに供給される。なお、第１発光制御信号と第２発光制御信号とを区別しないときは、単に発光制御信号Ｃと表記し、発光制御信号が供給される行を［］にて表記する。発光期間と非発光期間の比を発光デューティとしたとき、第１発光制御信号Ｃａは第１発光デューティｄｕｔｙ１を指定し、第２発光制御信号Ｃｂは第２発光デューティｄｕｔｙ２を指定する。本実施形態では、ｄｕｔｙ２＜ｄｕｔｙ１となるように設定されている。」 「【００２０】 次に、駆動回路２０は、走査線駆動回路２１とデータ線駆動回路２３と発光制御線駆動回路３０とを含む。発光制御装置１は、電気光学装置Ｄの動作のタイミングを規定する各種の信号を駆動回路２０に供給することによってこれらの各回路を制御する。さらに、発光制御装置１は、各画素で表示すべき階調を示す表示データＧｉｎを補正して、画像データＧｏｕｔを生成し、これをデータ線駆動回路２３に出力する。詳細については後述するが、画像データＧｏｕｔは、各ＯＬＥＤ素子１７の輝度（発光期間と非発光期間の平均）が、表示データＧｉｎの指示する階調となるように発光デューティに応じて決定される。 【００２１】 走査線駆動回路２１は、４８０本の走査線１１の各々を順番に選択するための走査信号Ｙ（Ｙ[０]、Ｙ[２]、・・・・・・、Ｙ[４７９]）を各走査線１１に出力する回路である。すなわち、走査線駆動回路２１は、図６に示されるように、水平同期信号によって規定される水平走査期間（１Ｈ）ごとに何れかの走査線１１を選択し、この選択した走査線１１に供給される走査信号Ｙをハイレベルに遷移させる一方、非選択の各走査線１１に供給される走査信号Ｙをローレベルに維持する。本実施形態においては、第０行から第４７９行までの合計４８０本の走査線１１の選択に要する期間を「フレーム期間Ｆ」と表記する。 【００２２】 データ線駆動回路２３は、走査線駆動回路２１による選択行に属する各画素回路Ｐの画像データＧｏｕｔに応じたデータ信号Ｘ（Ｘ[０]、Ｘ[１]、・・・・・・、Ｘ[６３９]）を生成して各データ線１４に出力する。データ信号Ｘは、画像データＧｏｕｔによって画素回路Ｐごとに指定される光量に応じた電流信号（電流量Ｉｄａｔａ）である。一方、発光制御線駆動回路３０は、各画素回路Ｐの発光期間を規定する第１発光制御信号Ｃａおよび第２発光制御信号Ｃｂを生成して第１発光制御線１２ａおよび第２発光制御線１２ｂに各々出力する。 【００２３】 図５に発光制御線駆動回路３０の回路例を示す。発光制御線駆動回路３０は、第１シフトレジスタ３１および第２シフトレジスタ３２を備える。第１シフトレジスタ３１は、図６に示すように、第１基準信号Ｃａｒｅｆを水平走査信号ＨＳの立下りエッジのタイミングで順次シフトして、第１発光制御信号Ｃａ[０]～Ｃａ[４７９]を生成する。この例において、第１発光制御信号Ｃａの第１発光デューティｄｕｔｙ１は、ｄｕｔｙ１＝Ｔａ１／（Ｔａ１＋Ｔａ２）で与えられ、例えば、８０％に設定されている。また、第２シフトレジスタ３２は、第２基準信号Ｃｂｒｅｆを水平走査信号ＨＳの立下りエッジのタイミングで順次シフトして、第２発光制御信号Ｃｂ[１２０]～Ｃｂ[３５９]を生成する。第２発光制御信号Ｃｂの第２発光デューティｄｕｔｙ２は、ｄｕｔｙ２＝Ｔｂ１／（Ｔｂ１＋Ｔｂ２）で与えられ、例えば、５０％に設定されている。第１発光制御信号Ｃａ[０]～Ｃａ[４７９]は第１発光制御線１２ａ－０～１２ａ－４７９に供給される一方、第２発光制御信号Ｃｂ[１２０]～Ｃａ[３５９]は第２発光制御線１２ｂ－１２０～１２ａ－３５９に供給される。」 「【００２９】 次に、発光制御装置１について説明する。図１に示すように発光制御装置１は、入力インターフェース回路３０、発光デューティ制御回路４０、および発光輝度制御回路５０を備える。入力インターフェース回路３０には、外部機器から表示データＧｉｎ、水平同期信号ＨＳ、垂直同期信号ＶＳおよびドットクロック信号ＣＬＫが供給される。 【００３０】 発光デューティ制御回路４０は、第１および第２発光デューティ制御回路４１および４２を備える。第１発光デューティ制御回路４１は、第１領域Ａ１における第１発光デューティｄｕｔｙ１を制御する。具体的には、垂直同期信号ＶＳおよび水平同期信号ＨＳに基づいて第１基準信号Ｃａｒｅｆを生成する。第２発光デューティ制御回路４２は、第２領域Ａ２における第２発光デューティｄｕｔｙ２を制御する。具体的には、垂直同期信号ＶＳおよび水平同期信号ＨＳに基づいて第２基準信号Ｃｂｒｅｆを生成する。 【００３１】 発光輝度制御回路５０は、第１画像データ変換回路５１、第２画像データ変換回路５２、および選択回路５３を備える。第１画像データ変換回路５１は、表示データＧｉｎに補正を施して、発光期間における光量を指定する第１画像データＧｈ１を生成する。例えば、表示部１０において発光デューティが１００％である場合の輝度が６００ｃｄ／ｍ２であり、表示データＧｉｎが８ビットで０～２５５階調を指定可能である場合を想定する。 また、この場合において、表示データＧｉｎの階調と表示部１０の輝度の関係は、図７に示すように線形の関係があり階調２５５のとき２００ｃｄ／ｍ２であるものとする。第１画像データＧｈ１は、以下の式（１）によって与えられる。 Ｇｈ１＝（Ｇｉｎ／６００）＊（２００／０．８）・・・（１） 【００３２】 また、第２画像データ変換回路５２も第１画像データ変換回路５１と同様に表示データＧｉｎに補正を施して、発光期間における光量を指定する第２画像データＧｈ２を演算によって生成する。第２画像データＧｈ２は、以下の式（２）によって与えられる。 Ｇｈ２＝（Ｇｉｎ／６００）＊（２００／０．５）・・・（２） 【００３３】 つまり、第１および第２画像データＧｈ１およびＧｈ２は、表示データＧｉｎを発光デューティに応じて補正したものであり、表示データＧｉｎの値が同じであれば、発光期間と非発光期間を平均した輝度が、異なる発光デューティにおいて等しくなるように補正される。このように発光デューティで正規化するように補正したので、発光デューティと発光期間の光量の積が一定となり、所定の輝度を表示することが可能となる。 【００３４】 図８に表示データＧｉｎと第１および第２画像データＧｈ１およびＧｈ２との関係を示す。この図に示すように第１発光デューティｄｕｔｙ１（＝０．８）に対応する第１画像データＧｈ１の値は、第２発光デューティｄｕｔｙ２（＝０．５）に対応する第２画像データＧｈ２の値より小さい。これは、発光期間が長いからである。より具体的には、表示データＧｉｎの値が同じとき、Ｇｈ２／Ｇｈ１＝ｄｕｔｙ１／ｄｕｔｙ２＝１．６となる。これにより、発光デューティが相違しても同じ輝度を表示することが可能となる。つまり、第１画像データＧｈ１と第１発光デューティｄｕｔｙ１の積は、第２画像データＧｈ１と第２発光デューティｄｕｔｙ１の積は等しくなる。また、この例に示すように周辺に位置する第１領域Ａ１の第１発光デューティｄｕｔｙ１は１００％未満であることが好ましい。 【００３５】 図１に示す選択回路５３は、処理の対象となる表示データＧｉｎが第１領域Ａ１に属するか第２領域Ａ２に属するかを垂直同期信号ＶＳ、水平同期信号ＨＳおよびドットクロック信号ＣＬＫに基づいて判別する。そして、選択回路５３は、表示データＧｉｎが第１領域Ａ１に属する場合は第１画像データＧｈ１を選択し、表示データＧｉｎが第２領域Ａ２に属する場合は第２画像データＧｈ２を選択し、これを画像データＧｏｕｔとしてデータ線駆動回路２３に出力する。」 「【図１】 ［図：0001382178000007.jpg］ 」 「【図３】 ［図：0001382178000008.jpg］ 」 「【図５】 ［図：0001382178000009.jpg］ 」 「【図６】 ［図：0001382178000010.jpg］ 」 「【図８】 ［図：0001382178000011.jpg］ 」 上記記載内容を総合すれば、引用文献３には、次の発明（以下「引用発明」という。）が記載されていると認められる。 ［引用発明］ 「発光制御装置１と発光装置２を備える電気光学装置Ｄであって、 発光装置２は、複数の画素回路Ｐを面状に配列してなる表示部１０と、各画素回路Ｐを駆動して階調を制御する駆動回路２０とを備え、 発光制御装置１は、駆動回路２０の動作を制御するものであり、 （【００１４】、【図１】） 表示部１０には、走査線１１と、データ線１４と、発光制御線１２が形成されており、各画素回路Ｐは、走査線１１、発光制御線１２、データ線１４の各交差に対応した位置に配置されており、（【００１５】、【図３】） 画素回路Ｐは、ＯＬＥＤ素子１７を含み、 ＯＬＥＤ素子１７は発光期間において点灯し、非発光期間において消灯するものであって、発光期間と非発光期間は発光制御信号によって制御され、 発光制御信号は、発光制御線１２を介して画素回路Ｐに供給され、発光期間と非発光期間の比を発光デューティとしたとき、発光制御信号は発光デューティを指定するものであり、（【００１６】） 駆動回路２０は、走査線駆動回路２１とデータ線駆動回路２３と発光制御線駆動回路３０とを含み、 発光制御装置１は、電気光学装置Ｄの動作のタイミングを規定する各種の信号を駆動回路２０に供給することによってこれらの各回路を制御するものであり、 発光制御装置１は、各画素で表示すべき階調を示す表示データＧｉｎを補正して、画像データＧｏｕｔを生成し、これをデータ線駆動回路２３に出力するものであり、画像データＧｏｕｔは、各ＯＬＥＤ素子１７の輝度（発光期間と非発光期間の平均）が、表示データＧｉｎの指示する階調となるように発光デューティに応じて決定され、（【００２０】） 走査線駆動回路２１は、走査線１１の各々を順番に選択するための走査信号Ｙを各走査線１１に出力する回路であり、（【００２１】） データ線駆動回路２３は、走査線駆動回路２１による選択行に属する各画素回路Ｐの画像データＧｏｕｔに応じたデータ信号Ｘを生成して各データ線１４に出力し、データ信号Ｘは、画像データＧｏｕｔによって画素回路Ｐごとに指定される光量に応じた電流信号（電流量Ｉｄａｔａ）であり、 発光制御線駆動回路３０は、各画素回路Ｐの発光期間を規定する発光制御信号Ｃａ、Ｃｂを生成して発光制御線１２ａ、１２ｂに各々出力し、 （【００２２】） 発光制御線駆動回路３０は、シフトレジスタ３１、３２を備え、シフトレジスタ３１、３２は、基準信号Ｃａｒｅｆ、Ｃｂｒｅｆを水平走査信号ＨＳの立下りエッジのタイミングで順次シフトして、発光制御信号Ｃａ、Ｃｂを生成し、発光制御信号Ｃａ、Ｃｂは、発光制御線１２ａ、１２ｂにそれぞれ供給され、（【００２３】、【図５】） 発光制御装置１は、入力インターフェース回路３０、発光デューティ制御回路４０、および発光輝度制御回路５０を備え、入力インターフェース回路３０には、外部機器から表示データＧｉｎ、水平同期信号ＨＳ、垂直同期信号ＶＳおよびドットクロック信号ＣＬＫが供給され、（【００２９】） 発光デューティ制御回路４０は、発光デューティ制御回路４１、４２を備え、発光デューティ制御回路４１、４２は、それぞれ領域Ａ１、Ａ２における発光デューティを制御し、（【００３０】） 発光輝度制御回路５０は、画像データ変換回路５１、５２、選択回路５３を備え、画像データ変換回路５１、５２は、表示データＧｉｎに補正を施して、発光期間における光量を指定する画像データＧｈ１、Ｇｈ２をそれぞれ生成し、（【００３１】～【００３２】） 画像データＧｈ１、Ｇｈ２は、表示データＧｉｎを発光デューティに応じて補正したものであり、表示データＧｉｎの値が同じであれば、発光期間と非発光期間を平均した輝度が、異なる発光デューティにおいて等しくなるように補正され、発光デューティと発光期間の光量の積が一定となり、所定の輝度を表示することが可能となり、（【００３３】、【図８】） 第１発光デューティｄｕｔｙ１（＝０．８）に対応する第１画像データＧｈ１の値は、第２発光デューティｄｕｔｙ２（＝０．５）に対応する第２画像データＧｈ２の値より小さく、これは、発光期間が長いからであり（【００３４】）、 選択回路５３は、表示データＧｉｎが領域Ａ１、Ａ２のいずれに属するかを垂直同期信号ＶＳ、水平同期信号ＨＳおよびドットクロック信号ＣＬＫに基づいて判別するものであり、表示データＧｉｎが領域Ａ１に属する場合は画像データＧｈ１を選択し、表示データＧｉｎが領域Ａ２に属する場合は画像データＧｈ２を選択し、これを画像データＧｏｕｔとしてデータ線駆動回路２３に出力する、（【００３５】） 電気光学装置Ｄ。」 （２）対比 本願発明と引用発明を対比する。 ア 本願の明細書の段落【００４２】の記載を参酌すると、「走査駆動回路」は「走査信号Ｓ１及びデータ信号Ｓ２」を送信し、「走査駆動回路から送信された走査信号Ｓ１は、順次にディスプレイ画素点を走査初期化し、走査駆動回路から送信されたデータ信号Ｓ２は、順次にディスプレイ画素点に対してデータ書き込みを行」うことから、本願発明の「走査駆動回路」は、走査信号を画素回路に供給する走査線駆動回路であるとともに、データ信号を画素回路に供給するデータ線駆動回路でもあると認められる。 そうすると、引用発明の「走査線駆動回路２１」及び「データ線駆動回路２３」を組み合わせたものは、本願発明の「走査駆動回路」に相当するといえる。 また、引用発明の「発光制御装置１」、「発光制御線駆動回路３０」、「画素回路Ｐ」は、それぞれ本願発明の「駆動集積回路」、「送信制御回路」、「画素回路」に相当する。 したがって、引用発明の「発光制御装置１と発光装置２を備える電気光学装置Ｄ」は、本願発明の「駆動集積回路、送信制御回路、走査駆動回路及び画素回路を含」む「駆動制御回路」に相当する構成を含んでいる。 イ 引用発明の「発光制御装置１」の「発光デューティ制御回路４０」からの「基準信号Ｃａｒｅｆ、Ｃｂｒｅｆ」は、「発光制御線駆動回路３０」の「シフトレジスタ３１、３２」に入力されており、このことは、本願発明の「前記駆動集積回路は、出力待ちの駆動信号のデューティ比を調整して、第１の駆動信号を生成し、前記第１の駆動信号を前記送信制御回路に送信」することに相当する。 ウ 引用発明の「発光制御装置１」の「発光輝度制御回路５０」では、「画像データ変換回路５１、５２」が「表示データＧｉｎに補正を施して、発光期間における光量を指定する画像データＧｈ１、Ｇｈ２をそれぞれ生成し」、「選択回路５３」が「画像データＧｈ１、Ｇｈ２」のいずれかを選択し、「これを画像データＧｏｕｔとしてデータ線駆動回路２３に出力」している。 したがって、本願発明と引用発明は、「前記駆動集積回路は、出力待ちのデータ信号の振幅値を調整して、第１のデータ信号を生成し、前記第１のデータ信号を前記走査駆動回路に送信」する点で一致する。 エ 引用発明の「走査線駆動回路２１」は、「走査線１１の各々を順番に選択するための走査信号Ｙを各走査線１１に出力」し、「データ線駆動回路２３」は、「走査線駆動回路２１による選択行に属する各画素回路Ｐの画像データＧｏｕｔに応じたデータ信号Ｘを生成して各データ線１４に出力」しており、これらのことは、本願発明の「前記走査駆動回路は、走査信号を生成し、前記第１のデータ信号を受信してタイミング制御し、タイミング制御後の前記第１のデータ信号を前記画素回路に送信」することに相当する。 オ 引用発明の「発光制御線駆動回路３０は、各画素回路Ｐの発光期間を規定する発光制御信号Ｃａ、Ｃｂを生成して発光制御線１２ａ、１２ｂに各々出力し」、「発光制御信号は、発光制御線１２を介して画素回路Ｐに供給され、発光期間と非発光期間の比を発光デューティとしたとき、発光制御信号は発光デューティを指定するもの」であって、この「発光制御線駆動回路３０」は、「シフトレジスタ３１、３２を備え」、「シフトレジスタ３１、３２は、基準信号Ｃａｒｅｆ、Ｃｂｒｅｆを水平走査信号ＨＳの立下りエッジのタイミングで順次シフトして、発光制御信号Ｃａ、Ｃｂを生成」するものであるから、本願発明と引用発明は、「前記送信制御回路は、前記駆動集積回路と前記画素回路との間に接続され、前記第１の駆動信号を受信し、受信された前記第１の駆動信号を、所定のデューティ比を有する第２の駆動信号に変換し、前記第２の駆動信号を前記画素回路に送信」することで一致する。 カ 引用発明の「画素回路」の「ＯＬＥＤ素子１７」の「発光期間と非発光期間」は、「発光制御線１２を介して画素回路Ｐに供給され」る「発光制御信号によって制御され」、「走査線駆動回路２１とデータ線駆動回路２３と発光制御線駆動回路３０とを含」む「駆動回路２０」は、「発光制御装置１」により「供給」される「電気光学装置Ｄの動作のタイミングを規定する各種の信号」によって、これらの各回路が制御される。 また、引用発明の「走査線駆動回路２１は、走査線１１の各々を順番に選択するための走査信号Ｙを各走査線１１に出力」し、「データ線駆動回路２３は、走査線駆動回路２１による選択行に属する各画素回路Ｐの画像データＧｏｕｔに応じたデータ信号Ｘを生成して各データ線１４に出力し、データ信号Ｘは、画像データＧｏｕｔによって画素回路Ｐごとに指定される光量に応じた電流信号（電流量Ｉｄａｔａ）」である。 そうすると、これらのことは、本願発明の「前記画素回路は、前記第２の駆動信号を受信し、受信された前記第２の駆動信号及び前記走査駆動回路から送信された第１のデータ信号と走査信号とに基づいて、対応する画素ユニットを駆動制御すること」に相当する。 上記ア～カの検討内容をまとめると、本願発明と引用発明は、以下の一致点で一致し、以下の相違点１及び２で相違する。 ［一致点］ 「駆動集積回路、送信制御回路、走査駆動回路及び画素回路を含み、 前記駆動集積回路は、出力待ちの駆動信号のデューティ比を調整して、第１の駆動信号を生成し、前記第１の駆動信号を前記送信制御回路に送信し、且つ、前記駆動集積回路は、出力待ちのデータ信号の振幅値を調整して、第１のデータ信号を生成し、前記第１のデータ信号を前記走査駆動回路に送信し、 前記走査駆動回路は、走査信号を生成し、前記第１のデータ信号を受信してタイミング制御し、タイミング制御後の前記第１のデータ信号を前記画素回路に送信し、 前記送信制御回路は、前記駆動集積回路と前記画素回路との間に接続され、前記第１の駆動信号を受信し、受信された前記第１の駆動信号を、所定のデューティ比を有する第２の駆動信号に変換し、前記第２の駆動信号を前記画素回路に送信し、 前記画素回路は、前記第２の駆動信号を受信し、受信された前記第２の駆動信号及び前記走査駆動回路から送信された第１のデータ信号と走査信号とに基づいて、対応する画素ユニットを駆動制御する、駆動制御回路。」 ［相違点１］ 「駆動集積回路」が「生成」する「第１のデータ信号」について、本願発明では、「出力待ちのデータ信号の振幅値を低くして」生成しているのに対して、引用発明では、振幅値を低くするような調整を行っているのか不明である点。 ［相違点２］ 「第１の駆動信号」を「変換」した「第２の駆動信号」の「所定のデューティ比」について、本願発明では、「前記出力待ちの駆動信号のデューティ比より大きい」ものであるのに対して、引用発明では、そのようなものであるか不明である点。 （３）判断 ア 相違点１と相違点２は関連する内容を含むので、以下ではこれらを併せて検討する。 （ア）本願発明の「出力待ちのデータ信号の振幅値を低く」すること、及び、「第１の駆動信号を、前記出力待ちの駆動信号のデューティ比より大きい所定のデューティ比を有する第２の駆動信号に変換」することに関して、本願の明細書の段落【００１９】には次の記載がある（下線は当審が付与したものである。）。 「本願では、駆動集積回路１１において出力待ちの駆動信号のデューティ比を調整することにより、画素回路の各行にロードされた第２の駆動信号のデューティ比がいずれも高くなり、また、画素回路におけるＯＬＥＤが、駆動信号がローレベルになる場合に点灯されることを考慮すると、第２の駆動信号のデューティ比が高くなることは、ローレベルの持続時間が短くなり、即ち、各フレーム内のＯＬＥＤの点灯時間が短くなることを意味し、一方で、デューティ比を調整した後のディスプレイ全体の輝度が変化しないことを保証するために、駆動集積回路１１は、データを書き込む場合にロードされたデータ信号の振幅値を低くし、単位時間あたりの各ＯＬＥＤの輝度を向上させることにより、ディスプレイ全体の輝度が変化しないことを保証する。」 （イ）上記記載を参酌すると、本願発明において、「データ信号の振幅値を低く」することは、ＯＬＥＤの発光輝度が高くなることを意味する。 また、「第１の駆動信号を、前記出力待ちの駆動信号のデューティ比より大きい所定のデューティ比を有する第２の駆動信号に変換」することは、ＯＬＥＤの点灯時間が短くなることを意味する。 すなわち、上記相違点１及び２に係る本願発明の構成は、ＯＬＥＤの点灯時間が短くなることと、発光輝度が高くなることを両立させて、ディスプレイ全体の輝度が変化しないようにしたものである。 （ウ）他方、引用発明では、「画像データＧｈ１、Ｇｈ２は、表示データＧｉｎを発光デューティに応じて補正したものであり、表示データＧｉｎの値が同じであれば、発光期間と非発光期間を平均した輝度が、異なる発光デューティにおいて等しくなるように補正され」るから、発光デューティの設定内容に応じて、発光期間と非発光期間を平均した輝度が変わらないように、画像データの振幅値を調整している。 （エ）具体的な調整方法について、引用文献３の段落【００３１】には、 「例えば、表示部１０において発光デューティが１００％である場合の輝度が６００ｃｄ／ｍ２であり、表示データＧｉｎが８ビットで０～２５５階調を指定可能である場合を想定する。また、この場合において、表示データＧｉｎの階調と表示部１０の輝度の関係は、図７に示すように線形の関係があり階調２５５のとき２００ｃｄ／ｍ２であるものとする。第１画像データＧｈ１は、以下の式（１）によって与えられる。 Ｇｈ１＝（Ｇｉｎ／６００）＊（２００／０．８）・・・（１）」 と記載されており、上記式（１）は、発光デューティが８０％（ｄｕｔｙ１＝０．８）の場合の画像データが、発光デューティが１００％とした場合の画像データ（式（１）の右辺の分母の０．８を１．０に置き換えた場合）よりも大きくなることを意味している。 同様に、段落【００３２】の次の式（２） 「 Ｇｈ２＝（Ｇｉｎ／６００）＊（２００／０．５）・・・（２）」 についても、第２発光デューティが５０％（ｄｕｔｙ２＝０．５）の場合の画像データが、発光デューティが１００％とした場合の画像データ（式（２）の右辺の分母の０．５を１．０に置き換えた場合）よりも大きくなることを意味している。 （オ）そうすると、本願発明と引用発明は、いずれも発光期間を短くすることと、発光輝度を高くすることを両立させて、ディスプレイ全体の輝度が変わらないようにしている点で共通する。 そして、発光期間を短くするためにデューティ比を大きくしたり、発光輝度を高くするためにデータ信号の振幅値を低くしたりすることは、使用する回路の特性（振幅値、デューティ比と輝度、発光時間との関係）に応じて決定されるべき設計事項である。 したがって、引用発明に基づいて、上記相違点１及び２に係る本願発明の構成とすることは、当業者が容易に想到し得たことである。 イ そして、これらの相違点を総合的に勘案しても、本願発明の奏する効果は、引用発明から予測される範囲内のものにすぎず、格別顕著なものということはできない。 ウ したがって、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものである。 第５ むすび 以上検討したとおり、本願は、特許請求の範囲の記載が、特許法３６条６項２号に規定する要件を満たしておらず、また、本願発明は、特許法２９条２項の規定により特許を受けることができないから、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。 よって、結論のとおり審決する。