2018-700346

特許第６２１９２８２号発明「増幅器及び放射線検出器」の特許異議申立事件について、次のとおり決定する。

【結　論】 特許第６２１９２８２号の明細書、特許請求の範囲を訂正請求書に添付された訂正明細書、特許請求の範囲のとおり、訂正後の請求項〔１～９〕について訂正することを認める。 特許第６２１９２８２号の請求項２乃至９に係る特許を維持する。 特許第６２１９２８２号の請求項１に係る特許についての特許異議の申立てを却下する。

【理　由】 １　手続の経緯 特許第６２１９２８２号の請求項１乃至９に係る特許についての出願は、２０１３年（平成２５年）７月３１日（優先権主張　平成２４年８月２日）を国際出願日とする出願であって、平成２９年１０月６日にその特許権の設定登録がされ、その後、その特許について、平成３０年４月２５日に特許異議申立人石曽根良行により特許異議の申立てがされ、平成３０年６月２８日付けで取消理由が通知され、その指定期間内である平成３０年９月２１日に特許権者から意見書の提出及び訂正の請求があり、その訂正の請求に対して特許異議申立人石曽根良行から平成３０年１１月２６日に意見書が提出されたものである。 ２　訂正の適否についての判断 （１）訂正の内容 本件訂正請求による訂正の内容は以下のア～サのとおりである。 ア　特許請求の範囲の請求項１を削除する。 イ　特許請求の範囲の請求項２に「前記外部のボンディングワイヤが接続されるためのボンディングパッドを更に備え、 前記配線層は、 前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されていること を特徴とする請求項１に記載の増幅器。」とあるのを、独立形式に改め、 「増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、 半導体の基板を備え、 前記増幅回路は、前記基板上に集積された集積回路として構成されており、 外部のボンディングワイヤが接続されるためのボンディングパッドと、 前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されている導電性の配線層と、 該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、 前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、 前記配線層は前記増幅回路の入力端に接続されており、 前記導電層は前記増幅回路の出力端に接続されていること を特徴とする増幅器。」に訂正する。請求項２を引用する請求項３も同様に訂正する。 ウ　特許請求の範囲の請求項４に「前記増幅回路は、前記入力端に接続されたＭＯＳＦＥＴを内蔵していることを特徴とする請求項１乃至３の何れか一つに記載の増幅器。」と記載されているのを「前記増幅回路は、前記入力端に接続されたＭＯＳＦＥＴを内蔵していることを特徴とする請求項２又は３に記載の増幅器。」に訂正する。 エ　特許請求の範囲の請求項５に「前記増幅回路は、前記入力端に接続されたＪＦＥＴを内蔵していることを特徴とする請求項１乃至３の何れか一つに記載の増幅器。」と記載されているのを「前記増幅回路は、前記入力端に接続されたＪＦＥＴを内蔵していることを特徴とする請求項２又は３に記載の増幅器。」に訂正する。 オ　特許請求の範囲の請求項６に「前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していることを特徴とする請求項１乃至３の何れか一つに記載の増幅器。」と記載されているのを「前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していることを特徴とする請求項２又は３に記載の増幅器。」に訂正する。 カ　特許請求の範囲の請求項７に「放射線検出時に電荷信号を発生する放射線検出素子と、該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する請求項１乃至６の何れか一つに記載の増幅器とを備えることを特徴とする放射線検出器。」と記載されているのを、 「放射線検出時に電荷信号を発生する放射線検出素子と、 該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する請求項２乃至６の何れか一つに記載の増幅器と を備えることを特徴とする放射線検出器。」に訂正する。 キ　特許請求の範囲の請求項６に 「前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していること を特徴とする請求項１乃至３の何れか一つに記載の増幅器。」とあるうち、請求項１を引用するものについて、独立形式に改め、 「増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、 半導体の基板を備え、 前記増幅回路は、前記基板上に集積された集積回路として構成されており、 外部のボンディングワイヤが直接又は間接に接続される導電性の配線層と、 該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、 前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、 前記配線層は前記増幅回路の入力端に接続されており、 前記導電層は前記増幅回路の出力端に接続されており、 前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していること を特徴とする増幅器。」と記載し、新たに請求項８とする。 ク　特許請求の範囲の請求項７に「放射線検出時に電荷信号を発生する放射線検出素子と、該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する請求項１乃至６の何れか一つに記載の増幅器とを備えることを特徴とする放射線検出器。」とあるうち、請求項１を引用する請求項６を引用するものについて、「放射線検出時に電荷信号を発生する放射線検出素子と、 該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する請求項８に記載の増幅器と を備えることを特徴とする放射線検出器。」と記載し、新たに請求項９とする。 ケ　願書に添付した明細書の段落【０００８】の記載を削除する。 コ　願書に添付した明細書の段落【０００９】に、「本発明に係る増幅器は、前記外部のボンディングワイヤが接続されるためのボンディングパッドを更に備え、前記配線層は、前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されていることを特徴とする。」と記載されているのを、「本発明に係る増幅器は、増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、半導体の基板を備え、前記増幅回路は、前記基板上に集積された集積回路として構成されており、外部のボンディングワイヤが接続されるためのボンディングパッドと、前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されている導電性の配線層と、該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、前記配線層は前記増幅回路の入力端に接続されており、前記導電層は前記増幅回路の出力端に接続されていることを特徴とする。」に訂正する。 サ　願書に添付した明細書の段落【００１１】に 「本発明に係る放射線検出器は、放射線検出時に電荷信号を発生する放射線検出素子と、該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する本発明に係る増幅器とを備えることを特徴とする。」と記載されているのを、 「本発明に係る増幅器は増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、半導体の基板を備え、前記増幅回路は、前記基板上に集積された集積回路として構成されており、外部のボンディングワイヤが直接又は間接に接続される導電性の配線層と、該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、前記配線層は前記増幅回路の入力端に接続されており、前記導電層は前記増幅回路の出力端に接続されており、前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していることを特徴とする。 本発明に係る放射線検出器は、放射線検出時に電荷信号を発生する放射線検出素子と、該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する本発明に係る増幅器とを備えることを特徴とする。」に訂正する。 本件訂正請求は、一群の請求項〔１～９〕に対して請求されたものである。また、明細書に係る訂正は、一群の請求項〔１～９〕について請求されたものである。 （２）訂正の目的の適否、新規事項の有無、及び特許請求の範囲の拡張・変更の存否 上記アの訂正事項は、請求項１を削除するものであることから、特許請求の範囲の減縮を目的とするものであって、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、又は変更するものではない。 上記イの訂正事項は、請求項２を独立形式に改めるものであるから、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、又は変更するものではない。請求項３についても同じである。 上記ウ～カの訂正事項は、請求項１を削除したことにより引用する請求項が減少したことによるものであるから、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、又は変更するものではない。 上記キの訂正事項は、請求項６の請求項１を引用する部分だけを独立形式に改めるものであるから、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、又は変更するものではない。 上記クの訂正事項は、請求項１を引用する請求項６だけを引用するように訂正するものであるから、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、又は変更するものではない。 上記ケの訂正事項は、上記アの特許請求の範囲の訂正に伴う明細書の訂正である。そうすると、上記ケの訂正は、明瞭でない記載の釈明を目的とする訂正であって、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し、又は変更するものでもない。 上記コの訂正事項は、上記イの特許請求の範囲の訂正に伴う明細書の訂正である。そうすると、上記コの訂正は、明瞭でない記載の釈明を目的とする訂正であって、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し、又は変更するものでもない。 上記サの訂正事項は、上記キの特許請求の範囲の訂正に伴う明細書の訂正である。そうすると、上記サの訂正は、明瞭でない記載の釈明を目的とする訂正であって、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し、又は変更するものでもない。 （３）小括 以上のとおりであるから、本件訂正請求による訂正は特許法第１２０条の５第２項ただし書第１号並びに第３号及び第４号に掲げる事項を目的とするものであり、かつ、同条第９項において準用する同法第１２６条第５項及び第６項までの規定に適合するので、訂正後の請求項〔１～９〕について訂正を認める。 ３　訂正後の本件発明 本件訂正請求により訂正された訂正請求項１乃至９に係る発明（以下「本件発明１乃至９」という。）は、その特許請求の範囲の請求項１乃至９に記載された次の事項により特定されるとおりのものである。 本件発明１「（削除）」 本件発明２「増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、 半導体の基板を備え、 前記増幅回路は、前記基板上に集積された集積回路として構成されており、 外部のボンディングワイヤが接続されるためのボンディングパッドと、 前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されている導電性の配線層と、 該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、 前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、 前記配線層は前記増幅回路の入力端に接続されており、 前記導電層は前記増幅回路の出力端に接続されていること を特徴とする増幅器。」 本件発明３「前記基板に垂直に投影した前記ボンディングパッド、前記配線層及び前記導電層の少なくとも一部が重なっていること を特徴とする請求項２に記載の増幅器。」 本件発明４「前記増幅回路は、前記入力端に接続されたＭＯＳＦＥＴを内蔵していること を特徴とする請求項２又は３に記載の増幅器。」 本件発明５「前記増幅回路は、前記入力端に接続されたＪＦＥＴを内蔵していること を特徴とする請求項２又は３に記載の増幅器。」 本件発明６「前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していること を特徴とする請求項２又は３に記載の増幅器。」 本件発明７「放射線検出時に電荷信号を発生する放射線検出素子と、 該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する請求項２乃至６の何れか一つに記載の増幅器と を備えることを特徴とする放射線検出器。」 本件発明８「増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、 半導体の基板を備え、 前記増幅回路は、前記基板上に集積された集積回路として構成されており、 外部のボンディングワイヤが直接又は間接に接続される導電性の配線層と、 該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、 前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、 前記配線層は前記増幅回路の入力端に接続されており、 前記導電層は前記増幅回路の出力端に接続されており、 前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していること を特徴とする増幅器。」 本件発明９「放射線検出時に電荷信号を発生する放射線検出素子と、 該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する請求項８に記載の増幅器と を備えることを特徴とする放射線検出器。」 ４　取消理由通知に記載した取消理由について （１）取消理由の概要 訂正前の請求項１，４～５，７に係る特許に対して、当審が平成３０年６月２８日付けで特許権者に通知した取消理由の要旨は、次のとおりである。 訂正前の請求項１，４～５，７に係る発明は，本件特許の優先日前の日を優先日とする外国語特許出願であって，本件特許の優先日後に国際公開がされた甲第１号証に係る外国語特許出願（以下，「先願」という。）の国際出願日における国際出願の明細書、請求の範囲又は図面（以下，「先願明細書等」という。）に記載された発明と同一であり，しかも，本件特許の出願の発明者が先願に係る上記の発明をした者と同一ではなく，また本件特許の優先日の時において，その出願人が上記先願の出願人と同一でもないので，訂正前の請求項１，４～５，７に係る特許は特許法２９条の２の規定に違反してされたものであり，取り消されるべきものである。 （２）甲号証の記載 甲第１号証（ＰＣＴ／ＧＢ２０１２／０５１１１４号（国際公開第２０１２／１５６７４８号、当審訳としてファミリー文献である特表２０１４－５１９２６１号公報を参照した。））に係る外国語特許出願の国際出願日における国際出願の明細書、請求の範囲又は図面には次の記載がある。 まず、明細書１１頁１１～１５行には、「It is noted here that this arrangement according to the example may be used to replace the arrangement shown in Figure 1 (whilst retaining the amplifier A and other associated electronics) to realise a charge-sensitive amplifier with a discrete FET having reduced parasitic capacitance.」（当審訳：例として記載した回路配置は、寄生容量を減少させたディスクリートＦＥＴで電荷検出増幅器を構成するよう（増幅器Ａおよび他の関連する電子回路を維持しながら）図１に示された回路配置と置換できると理解できよう。）と記載されており、ここでいう、例とは、図３および図４に示される変形デバイスであるから、以下では、図３～４とその説明において記載が省略されている部分は、図１～２とその説明を用いて認定する。 ア　明細書１頁３～１４行には、「Field of the invention　The present invention relates to the field of radiation detection and imaging. In particular, the present invention relates to an apparatus for improving the performance of semiconductor radiation detectors for detection and measurement of energetic particles, such as x-ray photons. The inventive apparatus is in the form of a charge-sensitive amplifier for use in amplifying signals from a particle detector. The present invention finds particular advantage in x-ray detection systems where a Field Effect Transistor (FET) is bonded to a semiconductor detector element and used in a "charge-sensitive" amplifier configuration. The invention provides a method to reduce the overall capacitance and thus improve the resolution of the detector as a whole. 」（当審訳：技術分野　本発明は、放射線検出および像形成の技術分野に関し、特にエネルギー粒子、例えば，Ｘ線フォトンを検出し、測定する半導体放射線検出器の性能を改良するための装置に関する。本発明の装置は、粒子検出器からの信号を増幅するのに使用する電荷検出増幅器の形態となっている。本発明は、電界効果トランジスタ（ＦＥＴ）が、検出素子に結合されており、「電荷検出」増幅回路構造で使用されているＸ線検出システムで特別な利点を有する。本発明は、全体の容量を低減し、よって検出器全体の分解能を改善するための方法も提供するものである。）と記載されているから、甲第１号証は、電界効果トランジスタ（ＦＥＴ）を用いることを前提するものである。 イ　図３，４記載の変形デバイスには、図１に示された増幅器Ａに相当する増幅器が配置されているといえ、該増幅器Ａの入力側はボンドパッド６０１に接続され、出力側はフィードバックパッド６０７に接続されているから、図３において図示していない増幅器は、入力側はボンドパッド６０１’に出力側はフィードバックボンドパッド１０４に接続されているといえる。 明細書８頁２７～３０行には、「In use, signals from the detector such as an SDD are received at the input 609 and at the gate and are amplified by the amplifier A, resulting in an output 610 which is coupled via the capacitor 606 to the gate.」（当審訳：使用時には、入力端６０９およびゲートで検出器、例えばＳＤＤからの信号が受信され、増幅器Ａで増幅される。この結果出力信号が６１０が生じ、この出力信号は、コンデンサ６０６を介してゲートへ送られる。）と記載されており、該ゲートはＦＥＴのゲートであるから、該ＦＥＴ及び該増幅器Ａは、ＳＤＤからの信号を受信して増幅するものといえる（以下、ＦＥＴ及び増幅器Ａを、「増幅回路Ａ」という。）。 明細書１１頁８～１０行には、「A layer of oxide 107 is positioned above the n+ layer 103. The gate bond pad 102 is formed from aluminium placed upon the layer of oxide 107, the oxide thereby forming the dielectric for the capacitor.」（当審訳：このｎ＋層１０３の上方には、酸化膜１０７が位置している。この酸化膜１０７の上にはアルミから形成されたゲートボンドパッド１０２が置かれており、酸化膜は、コンデンサに対する誘電体を構成する。）と記載されているから、ゲートボンドパッド１０２並びに酸化膜１０７及びｎ＋層１０３は、コンデンサ（以下、「コンデンサＢ」という。）を形成しているといえる。 まず、増幅回路Ａの一端とコンデンサＢの一端とについて検討する。 明細書８頁１５～１７行には、「Surrounding the drain pad and spaced therefrom in a concentric manner is a gate electrode 602. This is electrically connected via a short aluminium trace to a gate pad 603.」（当審訳：このドレインパッドを覆うと共に、このパッドから同心状に離間するようにゲート電極６０２が位置している。この電極は、短いアルミトレースを介して、ゲートパッド６０３に電気的に接続されている。）と記載されているから、図３，４記載の変形デバイスにおいても、同心状のゲート電極は、短いアルミトレースを介して、ゲートボンドパッド１０２に電気的に接続されているといえる。ゲートボンドパッド１０２はコンデンサＢの一端であるから、上記増幅回路Ａの一端であるＦＥＴの一端とコンデンサＢの一端とは接続されているといえる。 次に、増幅回路Ａの他端とコンデンサＢの他端とについて検討する。 明細書１１頁１７～２１行には、「Using conventional semiconductor lithographic processes, the feedback bond pad 104 (see Figure 1) is electrically connected by a metal trace 105 to the n+ layer 103 and the aluminium gate bond pad 102 is built on top of the oxide 107 so that the gate bond pad, oxide and underlying n+ region form a parallel plate capacitor.」（当審訳：従来の半導体リソグラフィープロセスを使用することにより、金属トレース１０５により、ｎ＋層１０３にフィードバックボンドパッド１０４（図３参照）が電気接続され、ゲートボンドパッド、酸化膜および下方のｎ＋領域が並列プレートコンデンサを形成するよう酸化膜１０７の頂部にアルミゲートボンドパッド１０２が製造されている。）と記載されている。 明細書８頁２１～２２行には、「A second plate of the capacitor 606 is connected via a short trace to a feedback pad 607.」（当審訳：コンデンサ６０６の第２プレートは、短いトレースを介してフィードバックパッド６０７に接続されている。）と記載され、図１の記載からみて、増幅回路Ａの他端である増幅器Ａの他端は、フィードバックパッド６０７に接続されているといえる。図１記載のフィードバックパッド６０７は、図３記載のフィードバックボンドパッド１０４に対応するから、図３，４記載の変形デバイスにおいても、増幅回路Ａの他端である増幅器Ａの他端は、フィードバックボンドパッド１０４及び金属トレース１０５を介して、ｎ＋層１０３と接続されているといえる。ここで、該ｎ＋層１０３はコンデンサＢの他端である。そうすると、コンデンサＢの他端であるｎ＋層１０３と、上記増幅回路Ａの他端である該増幅器Ａの他端とは、接続されているといえる。 したがって、上記増幅回路Ａの一端と上記コンデンサＢの一端が接続され、該増幅回路Ａの他端と該コンデンサＢの他端が接続されているから、該増幅回路Ａと該コンデンサＢは並列に接続されているといえる。 明細書１２頁１～６行には、「In detector amplification systems that require a charge sensitive amplifier configuration, a feedback capacitor is essential. By integrating the feedback capacitor into the gate bond pad structure required for wire bonding, the parasitic capacitance of the gate bond pad can be avoided and this improves the noise performance of a radiation detector. 」（当審訳：電荷検出増幅器回路構造を必要とする検出器の増幅システムでは、フィードバックコンデンサが不可欠である。ワイヤボンディングに必要なゲートワイヤボンドパッド構造体内にフィードバックコンデンサを組み込むことにより、ゲートボンドパッドの寄生容量を解消し、これにより放射線検出器のノイズ性能を改善できる。）と記載されているから、上記コンデンサＢは、フィードバックコンデンサといえる。 よって、先願明細書等には、増幅回路Ａと、該増幅回路Ａに並列に接続されたフィードバックコンデンサとを含む電荷検出増幅器が記載されているといえる。 ウ　明細書１１頁６～７行には、「The p+ substrate is illustrated at 108 in Figure 4, with the p+ walls being denoted 109.」（当審訳：図４では、ｐ＋壁が１０９と表示された状態で、ｐ＋基板が１０８と表示されている。）と記載されており、明細書１１頁１７～２１行には、「Using conventional semiconductor lithographic processes, the feedback bond pad 104 (see Figure 1) is electrically connected by a metal trace 105 to the n+ layer 103 and the aluminium gate bond pad 102 is built on top of the oxide 107 so that the gate bond pad, oxide and underlying n+ region form a parallel plate capacitor.」（当審訳：従来の半導体リソグラフィープロセスを使用することにより、金属トレース１０５により、ｎ＋層１０３にフィードバックボンドパッド１０４（図３参照）が電気接続され、ゲートボンドパッド、酸化膜および下方のｎ＋領域が並列プレートコンデンサを形成するよう酸化膜１０７の頂部にアルミゲートボンドパッド１０２が製造されている。）と記載されているから、上記ｐ＋基板１０８は、半導体の基板といえる。 よって、先願明細書等には、半導体のｐ＋基板１０８が記載されているといえる。 エ　明細書８頁１１～１４行には、「Figure 1 shows an example plan view of a known semiconductor FET device in a charge-sensitive amplifier 600. The device is formed upon a silicon substrate in this case. The FET has an approximately circular region which acts as the drain of the FET.」（当審訳：図１は、電荷検出増幅器６００における公知の半導体ＦＥＴの一例の平面図を示す。この場合、このデバイスは、シリコン基板上に形成されており、ＦＥＴは、ＦＥＴのドレインとして働く、ほぼ円形の領域を有する。）と記載されており、明細書９頁２２～２４行には、図２とともに「The FET itself is formed in a nearby region of silicon. Specifically in Figure 2 this is formed from an n- type region of silicon 708 isolated by the p+ doped substrate 703 and side walls 702.」（当審訳：シリコンの近接領域にはＦＥＴ自体が形成されている。図２を参照して詳細に説明すれば、この領域は、ｐ＋ドープされた基板７０３と側壁７０２によりアイソレートされたｎ－タイプのシリコン領域からこの領域が形成される。）と記載されているから、ＦＥＴはｐ＋基板７０３上に集積されているといえ、図３，４記載の変形デバイスにおいては、ＦＥＴはｐ＋基板１０８上に集積されているといえる。そうすると、上記増幅回路Ａの一部であるＦＥＴは、ｐ＋基板１０８上に集積された集積回路として構成されているといえる。 よって、先願明細書等には、前記増幅回路Ａの一部は、前記ｐ＋基板１０８上に集積された集積回路として構成されていることが記載されているといえる。 オ　明細書８頁２７～３０行には、「In use, signals from the detector such as an SDD are received at the input 609 and at the gate and are amplified by the amplifier A, resulting in an output 610 which is coupled via the capacitor 606 to the gate.」（当審訳：使用時には、入力端６０９およびゲートで検出器、例えばＳＤＤからの信号が受信され、増幅器Ａで増幅される。この結果出力信号が６１０が生じ、この出力信号は、コンデンサ６０６を介してゲートへ送られる。）と記載されているから、入力端６０９には、外部に存在するＳＤＤからの信号を通信するためのワイヤが接続されているといえる。図１における入力端６０９はゲートパッド６０３に接続されているから、該入力端６０９に対応するものは、図３においてはゲートボンドパッド１０２である。そうすると、図３記載のゲートボンドパッド１０２には、外部のＳＤＤからの信号を通信するためのワイヤが接続されているといえる。 明細書１１頁８～１０行には、「The gate bond pad 102 is formed from aluminium placed upon the layer of oxide 107, the oxide thereby forming the dielectric for the capacitor.」（当審訳：この酸化膜１０７の上にはアルミニウムから形成されたゲートボンドパッド１０２が置かれており、酸化膜は、コンデンサに対する誘電体を構成する。）と記載されていて、該アルミニウムは金属の一種であるから、ゲートボンドパッド１０２は導電性を有しているといえる。 明細書８頁１５～１７行には、「Surrounding the drain pad and spaced therefrom in a concentric manner is a gate electrode 602. This is electrically connected via a short aluminium trace to a gate pad 603.」（当審訳：このドレインパッドを覆うと共に、このパッドから同心状に離間するようにゲート電極６０２が位置している。この電極は、短いアルミトレースを介して、ゲートパッド６０３に電気的に接続されている。）と記載されているから、ゲート電極６０２とゲートパッド６０３とは短いアルミトレースで接続されている。 したがって、図３，４記載の変形デバイスでは、ゲートボンドパッド１０２とゲート電極とは、短いアルミトレースで接続されているといえる。該ゲートボンドパッド１０２と該短いアルミトレースとは、ＳＤＤからの信号をＦＥＴへ送る配線といえるから、該ゲートボンドパッド１０２は該配線の一部である。さらに、図４の記載から明らかなように、ゲートバンドパッド１０２は層形状であるから、ゲートボンドパッド１０２は配線層といえる。 よって、先願明細書等には、外部のワイヤが直接に接続される導電性の配線層が記載されているといえる。 カ　明細書１１頁１７～２１行には、「Using conventional semiconductor lithographic processes, the feedback bond pad 104 (see Figure 1) is electrically connected by a metal trace 105 to the n+ layer 103 and the aluminium gate bond pad 102 is built on top of the oxide 107 so that the gate bond pad, oxide and underlying n+ region form a parallel plate capacitor.」（当審訳：従来の半導体リソグラフィープロセスを使用することにより、金属トレース１０５により、ｎ＋層１０３にフィードバックボンドパッド１０４（図３参照）が電気接続され、ゲートボンドパッド、酸化膜および下方のｎ＋領域が並列プレートコンデンサを形成するよう酸化膜１０７の頂部にアルミゲートボンドパッド１０２が製造されている。）と記載されている。明細書１１頁８行に記載の「A layer of oxide 107 is positioned above the n+ layer 103.」（当審訳：このｎ＋層１０３の上方には、酸化膜１０７の層が位置している。）及び図４の記載からみて、上記「下方のｎ＋領域」はｎ＋層１０３であって、ｐ＋基板１０８側に備えられているといえる。 明細書１１頁８～１０行には、「The gate bond pad 102 is formed from aluminium placed upon the layer of oxide 107, the oxide thereby forming the dielectric for the capacitor.」（当審訳：この酸化膜１０７の層の上にはアルミから形成されたゲートボンドパッド１０２が置かれており、酸化膜は、コンデンサに対する誘電体を構成する。）と記載されているから、上記酸化膜１０７の層は、誘電体として機能しているといえる。 上記オにおいてゲートボンドパッド１０２は配線層と認定したから、先願明細書等には、配線層よりもｐ＋基板１０８側に、前記配線層との間に酸化膜１０７の層を介して配置されたｎ＋層１０３を備え、コンデンサＢは、前記酸化膜１０７の層を誘電体とし前記配線層及び前記ｎ＋層１０３を一対の電極として構成されることが記載されているといえる。 キ　上記イにおいて検討したとおり、ゲートボンドパッド１０２は増幅回路Ａの一端に接続されており、前記ｎ＋層１０３は前記増幅回路Ａの他端に接続されている。 明細書８頁２７～３０行には、「The various pads allow electrical connection of wires to the device 600. In use, signals from the detector such as an SDD are received at the input 609 and at the gate and are amplified by the amplifier A, resulting in an output 610 which is coupled via the capacitor 606 to the gate.」（当審訳：種々のパッドによってデバイス６００へワイヤを接続することが可能となっている。使用時には、入力端６０９およびゲートで検出器、例えばＳＤＤからの信号が受信され、増幅器Ａで増幅される。この結果出力信号が６１０が生じ、この出力信号は、コンデンサ６０６を介してゲートへ送られる。）と記載されている。 上記オで記載したように、上記入力端６０９は、図３記載の変形デバイスにおいては、ゲートボンドパッド１０２を指している。 出力信号６１０は増幅回路Ａの増幅器Ａで増幅された信号であるから、上記増幅回路Ａの他端は、出力端といえる。 上記カにおいてゲートボンドパッド１０２は配線層と認定したから、先願明細書等には、配線層は増幅回路Ａの入力端に接続されており、前記ｎ＋層１０３は前記増幅回路Ａの出力端に接続されることが記載されているといえる。 上記ア～キの認定事項より、先願明細書等には、次の発明が記載されていると認められる（以下、「先願発明」という。）。 「増幅回路Ａと、該増幅回路Ａに並列に接続されたフィードバックコンデンサとを含む電荷検出増幅器において、 半導体のｐ＋基板１０８を備え、 前記増幅回路Ａの一部は、前記ｐ＋基板１０８上に集積された集積回路として構成されており、 外部のワイヤが直接に接続される導電性の配線層と、 該配線層よりも前記ｐ＋基板１０８側に、前記配線層との間に酸化膜１０７の層を介して配置されたｎ＋層１０３とを更に備え、 前記コンデンサＢは、前記酸化膜１０７の層を誘電体とし前記配線層及び前記ｎ＋層１０３を一対の電極として構成されており、 前記配線層は前記増幅回路Ａの入力端に接続されており、 前記ｎ＋層１０３は前記増幅回路Ａの出力端に接続されている 電荷検出増幅器。」 （３）当審の判断 ア　特許法第２９条の２について 上記訂正請求による訂正によって請求項１は削除された。これにより、請求項１に係る特許について特許異議申立人石曽根良行がした特許異議の申立てについては、その対象が存在しないこととなった。 よって、請求項１に係る特許についての特許異議の申立ては却下する。 本件発明２と先願発明とを対比すると、先願発明は、本件発明２が有する「前記外部のボンディングワイヤが接続されるためのボンディングパッドを更に備え、前記配線層は、前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されている」という事項を有していない。 この点について、特許異議申立人石曽根良行は特許異議申立書で、甲第２号証を挙げ、周知技術の付加に過ぎないと主張している。 しかしながら、先願発明の配線層はコンデンサの電極であるところ、甲第２号証には、ボンドパッドであるMetal-3とその下側のMetal-2とが複数のビアプラグで接続された構成が記載されているに過ぎないから、仮に当該構成が周知技術であるとしても、先願発明の配線層に当該構成を適用することは単なる周知技術の付加、転換等には当たらず、課題解決のための具体化手段における微差とはいえない。 したがって、本件発明２は、先願発明と同一ではない。 本件発明３～７は、少なくとも本件発明２を含んでおり、当該本件発明２は先願発明と同一ではないから、本件発明３～７も、先願発明と同一ではない。 本件発明８と先願発明とを対比すると、先願発明は、本件発明８が有する「前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していること」という事項を有していないから、本件発明８は、先願発明と同一ではない。 甲第１号証の「Field of the invention」に記載されているとおり、先願発明は、電界効果トランジスタ（ＦＥＴ）を用いることを前提するものであるから、甲第１号証に接した当業者にとって、先願発明にバイポーラトランジスタを適用することが実質的に開示されているとはいえない。 したがって、先願発明のＭＯＳＦＥＴやＪＦＥＴをバイポーラトランジスタにすることは、課題解決のための具体化手段における微差とはいえない。 本件発明９は、本件発明８を含んでおり、当該本件発明８は先願発明と同一ではないから、本件発明９も、先願発明と同一ではない。 イ　特許異議申立人の意見について （ａ）特許異議申立人石曽根良行は平成３０年１１月２６日に提出した意見書の３．（３）で、訂正事項により訂正された本件発明８は、先願発明と同一であると主張するが、甲第１号証には、「前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していること」が記載されていないから、本件発明８と先願発明とは同一ではない。 特許異議申立人石曽根良行は、ＭＯＳＦＥＴ、ＪＦＥＴ、バイポーラトランジスタは典型的なトランジスタの例であってＭＯＳＦＥＴやＪＦＥＴはバイポーラトランジスタから発展したものであるから、当業者が甲第１号証に接したとき、バイポーラトランジスタを含む同種の機能を有する他のトランジスタを用いることが甲第１号証に実質的に開示されていると考えるのが自然であって、さらに、参考資料１～５にも開示されているようにＭＯＳＦＥＴやＪＦＥＴの代わりにバイポーラトランジスタを採用することは周知技術に過ぎないと主張している。 しかしながら、上記アのとおり、先願発明はＦＥＴを前提とするものであるから、ＦＥＴの代わりにバイポーラトランジスタを用いることは、課題解決のための具体化手段における微差とはいえず、ＭＯＳＦＥＴ、ＪＦＥＴ、バイポーラトランジスタが典型的なトランジスタの例であることや、参考資料１～５が存在したとしても、この点が左右されるものではない。 したがって、上記主張は採用できない。 （ｂ）さらに、特許異議申立人石曽根良行は、上記意見書の３．（４）で、訂正後の請求項８の訂正要件違反を主張している。 訂正後の請求項８は、上記２（１）キに記載したとおり、訂正前の請求項６に「前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していることを特徴とする請求項１乃至３の何れか一つに記載の増幅器。」とあるうち、請求項１を引用するものについてだけ、独立形式に改めた請求項である。 そうすると、上記意見書の３．（４）での主張の対象である訂正後の請求項８は、特許異議申立書を提出した際に、すでに訂正前の請求項６において存在したといえる。 しかしながら、異議申立書においては、上記意見書の３．（４）での主張に対応する主張はされていない。 したがって、上記意見書の３．（４）での主張は、新たな異議申立理由に当たり、特許異議申立書の異議申立理由の要旨を変更するものであるから、採用できない。 ５　取消理由通知において採用しなかった特許異議申立理由について 特許異議申立人石曽根良行は、訂正前の特許請求の範囲に関し、特許異議申立書において、請求項２～３，６に係る発明は、先願発明と同一であると主張している。 しかしながら、上記アで検討した本件発明２と同様に訂正前の請求項２～３に係る発明が有する「前記外部のボンディングワイヤが接続されるためのボンディングパッドを更に備え、前記配線層は、前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されている」という事項を先願発明は有していないから、本件発明２～３は、先願発明と同一ではない。 また、上記アで検討した本件発明８と同様に訂正前の請求項６に係る発明は、先願発明と同一ではなく、先願発明のＭＯＳＦＥＴやＪＦＥＴをバイポーラトランジスタにすることは、課題解決のための具体化手段における微差とはいえない。 したがって、訂正前の請求項２～３，６に係る発明は先願発明と同一ではないから、特許異議申立書における、訂正前の請求項２～３，６に係る発明に対する特許異議申立人石曽根良行の主張は採用しなかった。 ６　むすび 以上のとおりであるから、取消理由通知に記載した取消理由及び特許異議申立書に記載した特許異議申立理由によっては、本件請求項２乃至９に係る特許を取り消すことはできない。 また、他に本件請求項２乃至９に係る特許を取り消すべき理由を発見しない。 本件請求項１に係る特許は、上記のとおり、訂正により削除された。これにより、特許異議申立人石曽根良行による特許異議の申立てについて、請求項１に係る申立ては、申立ての対象が存在しないものとなったため、特許法１２０条の８第１項で準用する同法第１３５条の規定により却下する。 よって、結論のとおり決定する。