2017-017022

特願２０１５－５４０１１７「アクティブマトリックスディスプレイのデジタル駆動」拒絶査定不服審判事件〔平成２６年　５月　８日国際公開、ＷＯ２０１４／０６８０１７、平成２８年　１月１４日国内公表、特表２０１６－５００８５０、請求項の数（１９）〕について、次のとおり審決する。

【結　論】 原査定を取り消す。 本願の発明は、特許すべきものとする。

【理　由】 第１　手続の経緯 本願は、２０１３年１０月３０日（パリ条約による優先権主張　２０１２年１１月１日（以下、「優先日」という。）　米国）を国際出願日とする出願であって、平成２９年４月２０日付け拒絶理由通知に対して、平成２９年６月５日付けで手続補正がなされたが、平成２９年７月３１日付けで拒絶査定（謄本送達日　平成２９年８月８日）（以下、「原査定」という。）がなされ、これに対し、平成２９年１１月１６日に拒絶査定不服審判が請求され、同時に手続補正がなされたものである。 その後、当審において平成３０年８月１７日付けで拒絶理由（以下、「当審拒絶理由」という。）が通知され、平成３０年１０月１２日付けで手続補正がなされたものである。 第２　本願発明 本願の請求項１－１９に係る発明（以下、それぞれ「本願発明１」－「本願発明１９」という。）は、平成３０年１０月１２日付けの手続補正で補正された特許請求の範囲の請求項１－１９に記載された事項により特定される発明であり、本願発明１、１４は以下のとおりのものである。 「【請求項１】 所定のフレームレートでアクティブマトリックスディスプレイ（５５）をデジタル駆動するための方法であって、 上記アクティブマトリックスディスプレイ（５５）は複数の行及び複数の列で論理的に編成された複数の画素を備え、 上記方法は、 ｎビットデジタル画像コードにより画像フレーム内で表示すべき画像の複数の画素のそれぞれを表現するステップと、 上記画像フレームを自然数のサブフレームに分割するステップと、 各サブフレーム内で、上記複数の行のうちの少なくとも１つを２回連続的に選択するステップとを含み、 第１の選択において、上記ｎビットデジタル画像コードの第１の所定ビットに対応する第１のデジタルコードが上記選択された行に書き込まれ、第２の選択において、上記ｎビットデジタル画像コードの第２の所定ビットに対応する第２のデジタルコードが上記選択された行に書き込まれ、上記第２の選択と上記第１の選択との間に所定の時間遅延が存在する方法。」 「【請求項１４】 所定のフレームレートでアクティブマトリックスディスプレイ（５５）を駆動するためのデジタル駆動回路であって、 上記アクティブマトリックスディスプレイ（５５）は、表示すべき画像の続くフレームを表示するように、複数の行及び複数の列で論理的に編成された複数の画素を備え、上記画像は各画素に対してｎビットデジタル画像コードにより表現され、 上記デジタル駆動回路は、 上記複数の行を連続的に選択するためのデジタル選択線駆動回路（５１）と、 上記ｎビットデジタル画像コードを選択された行における対応する画素に書き込むためのデジタルデータ線駆動回路（５２）とを備え、 上記デジタル選択線駆動回路（５１）は、第１の選択において、上記ｎビットデジタル画像コードの第１の所定ビットに対応する第１のデジタルコードを当該選択された行に書き込み、第２の選択において、上記ｎビットデジタル画像コードの第２の所定ビットに対応する第２のデジタルコードを当該選択された行に書き込むように、上記複数の行のうちの少なくとも１つを１つのサブフレーム内で２回連続的に選択し、 上記第２の選択と上記第１の選択との間に所定の時間遅延が存在するように構成されるデジタル駆動回路。」 本願発明２－１３は、本願発明１を減縮した発明である。 本願発明１５－１９は、本願発明１４を減縮した発明である。 第３　引用文献、引用発明等 １　引用文献１について 原査定の拒絶の理由に引用された引用文献１（特開２００６－２０９０９３号公報）には、図面とともに、次の事項が記載されている（下線は、当審で付与したものである。以下同様。）。 「【０００１】 本発明は表示装置およびその駆動方法、特に時間階調方式を適用した表示装置に関する。 【背景技術】 【０００２】 近年、画素を発光ダイオード（ＬＥＤ）などの発光素子で形成した、いわゆる自発光型の表示装置が注目を浴びている。このような自発光型の表示装置に用いられる発光素子としては、有機発光ダイオード（ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、有機ＥＬ素子、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子などとも言う）が注目を集めており、ＥＬディスプレイなどに用いられるようになってきている。ＯＬＥＤなどの発光素子は自発光型であるため、液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い等の利点がある。また発光素子の輝度は、そこを流れる電流値によって制御される。 【０００３】 このような表示装置の発光階調を制御する駆動方式として、デジタル階調方式とアナログ階調方式とがある。デジタル階調方式はデジタル制御で発光素子をオンオフさせ、階調を表現している。一方、アナログ階調方式には、発光素子の発光強度をアナログ制御する方式と発光素子の発光時間をアナログ制御する方式がある。 【０００４】 デジタル階調方式の場合、発光・非発光の２状態しかないため、このままでは、２階調しか表現できない。そこで、別の手法を組み合わせて、多階調化を図ることが行われている。多階調化のための手法としては、時間階調法を用いられることが多い。 【０００５】 デジタル制御で画素の表示状態を制御して、時間階調を組み合わせて階調を表現するディスプレイとしては、デジタル階調方式を用いた有機ＥＬディスプレイの他にも、いくつか存在する。例としては、プラズマディスプレイなどがある。 【０００６】 時間階調法とは、発光している期間の長さや、発光した回数を制御して、階調を表現する方法である。つまり、１フレーム期間を複数のサブフレーム期間に分割し、各サブフレームに、発光回数や発光時間などの重み付けを行い、重み付けの総量（発光回数の総和や、発光時間の総和）を階調ごとに差を付けることによって、階調を表現している。このような時間階調法を用いると、疑似輪郭（または偽輪郭）などと呼ばれる表示不良を起こすことが知られており、その対策が検討されている（特許文献１～特許文献７参照）。」 「【００２５】 （実施の形態１） まずここでは、例として、５ビットで階調を表現する場合について考える。つまり、３２階調の場合について述べる。まず、表現したい階調（ここでは５ビット）を上位ビットと下位ビットとに分ける。ここでは例として、上位ビットを３ビット、下位ビットを２ビットとする。 【００２６】 本発明では、階調を分割した各々の領域（ここでは上位ビットおよび下位ビット）においては、各サブフレームにおける点灯期間（または、ある時間における点灯回数）を順次足し合わせていくことにより、階調を表現する。つまり、階調が大きくなるにしたがって、点灯するサブフレームが増えていくようにする。そのため、小さい階調において点灯しているサブフレームは、大きい階調においても点灯していることになる。このような階調方式を、重ね合わせ時間階調方式と呼ぶことにする。この重ね合わせ時間階調方式を、階調を分割した領域の各々において、適用する。これにより、全体の階調を表現する。 【００２７】 次に、具体例として、各階調におけるサブフレームの選択方法、つまり、各階調において各々のサブフレームを点灯させるのかどうかについて述べる。図１に、５ビットで階調を表現して、上位ビットを３ビット、下位ビットを２ビットとした場合のサブフレームの選択方法について示す。上位ビットは、サブフレーム数は７個（ＳＦ１～ＳＦ７）である。これにより、３ビットつまり８階調を表現することが出来る。点灯期間の長さは全て４であるとする。ここで、階調数の１と点灯期間の長さの１とが対応するものとする。下位ビットは、サブフレーム数は３個（ＳＦ８～ＳＦ１０）である。これにより、２ビットつまり４階調を表現することが出来る。点灯期間の長さは全て１であるとする。このように、上位ビットを７個のサブフレーム、下位ビットを３個のサブフレーム、合計サブフレーム数１０個で、５ビットの階調を表現することが出来る。」 図１ 「【０１０３】 （実施の形態２） 本実施の形態では、タイミングチャートの例について述べる。サブフレームの選択方法は、一例として、図１のものを用いることにするが、これに限定されず、他のサブフレームの選択方法や他の階調数などにも容易に適用可能である。 【０１０４】 また、サブフレームが出現する順番は、一例として、ＳＦ１、ＳＦ８、ＳＦ２、ＳＦ９、ＳＦ３、ＳＦ１０、ＳＦ４、ＳＦ５、ＳＦ６、ＳＦ７であるとするが、これに限定されず、他の順番にも容易に適用可能である。 【０１０５】 まず、画素に信号を書き込む期間と点灯する期間とが分離されている場合のタイミングチャートを図１４に示す。まず、信号書き込み期間において、１画面分の信号を全画素に入力する。この間は、画素は点灯しない。信号書き込み期間が終了したのち、点灯期間が始まり、画素が点灯する。そのときの点灯期間の長さは、４である。次に、次のサブフレームが始まり、信号書き込み期間において、１画面分の信号を全画素に入力する。この間は、画素は点灯しない。信号書き込み期間が終了したのち、点灯期間が始まり、画素が点灯する。そのときの点灯期間の長さは、１である。 【０１０６】 同様のことを繰り返すことにより、点灯期間の長さが、４、１、４、１、４、１、４、４、４、４という順序で配置される。」 「【０１０８】 また、この駆動方法は、ＥＬディスプレイ（有機ＥＬディスプレイ、無機ＥＬディスプレイ又は無機材料と有機材料とを含む素子からなるディスプレイなど）やフィールドエミッションディスプレイやデジタル・マイクロミラー・デバイス（ＤＭＤ）を用いたディスプレイなどに適用することも好適である。 【０１０９】 その場合の画素構成を図１５に示す。ゲート線１５０７を選択して、選択トランジスタ１５０１をオン状態にして、信号線１５０５から信号を保持容量１５０２に入力する。すると、その信号に応じて、駆動トランジスタ１５０３の電流が制御され、第１電源線１５０６から、表示素子１５０４を通って、第２電源線１５０８に電流が流れる。」 図１４ 段落【０１０５】及び図１４から、最初のサブフレームの信号書き込み期間において、１画面分の信号を全画素に入力し、次に、次のサブフレームが始まり、信号書き込み期間において、１画面分の信号を全画素に入力することが、読み取れる。 したがって、上記記載より、引用文献１には、次の発明（以下、「引用発明」という。）が記載されている（括弧内は、認定に用いた引用文献１の記載箇所を示す。）。 「１フレーム期間を複数のサブフレーム期間に分割し、各サブフレームに、発光時間の重み付けを行い、発光時間の総和を階調ごとに差を付けることによって、階調を表現している時間階調法が用いられるデジタル階調方式を用いた有機ＥＬディスプレイ（【０００４】－【０００６】）の駆動方法であって（【０００１】）、 ５ビットで階調を表現して、上位ビットを３ビット、下位ビットを２ビットとした場合のサブフレームの選択方法で（【００２７】）、 階調を分割した上位ビットおよび下位ビットにおいては、各サブフレームにおける点灯期間を順次足し合わせていくことにより、階調を表現するもので（【００２６】）、 上位ビットは、サブフレーム数は７個（ＳＦ１～ＳＦ７）であり、３ビットつまり８階調を表現することができ、点灯期間の長さは全て４であり、 下位ビットは、サブフレーム数は３個（ＳＦ８～ＳＦ１０）であり、２ビットつまり４階調を表現することができ、点灯期間の長さは全て１であり（【００２７】）、 １フレーム期間にサブフレームが出現する順番は、ＳＦ１、ＳＦ８、ＳＦ２、ＳＦ９、ＳＦ３、ＳＦ１０、ＳＦ４、ＳＦ５、ＳＦ６、ＳＦ７であり（【０００６】、【０１０４】）、 信号は画素に、ゲート線１５０７を選択して入力するものであり（【０１０９】）、 最初のサブフレームの信号書き込み期間において、１画面分の信号を全画素に入力し、信号書き込み期間が終了したのち、点灯期間が始まり、点灯期間の長さ４にわたり画素が点灯し、 次に、次のサブフレームが始まり、信号書き込み期間において、１画面分の信号を全画素に入力し、信号書き込み期間が終了したのち、点灯期間が始まり、点灯期間の長さ１にわたり画素が点灯し（【０１０５】、図１４）、 同様のことを繰り返すことにより、点灯期間の長さが、４、１、４、１、４、１、４、４、４、４という順序で配置される方法（【０１０６】）。」 ２　引用文献２について 原査定の拒絶の理由に引用された引用文献２（特開平１０－２２２１２１号公報）には、図面とともに、次の事項が記載されている。 「【０００１】 【発明の属する技術分野】本発明は、画像表示装置および画像表示方法に係り、さらに詳しくは、階調表示を行うマトリックス型の画像表示装置および画像表示方法の改良に関するものである。」 「【００４６】次に、この画像表示装置により２８階調表示を行う動作について、図２を用いてさらに具体的に説明する。図２は、タイミングテーブルの一例を示した図表であり、表示部１０の各画素について、各階調レベル毎の書き込み及び消去のタイミングの一例が、横方向に階調レベルをとり、縦方向に走査ラインをとって、タイミング番号により示されている。なお、この図表中では、タイミング番号が３桁の８進数で表記されている。また、本明細書において(7)、(8)、(10)を付した数値は、それぞれ７進数、８進数、１０進数により表記されていることを示している。 【００４７】まず、第１走査ラインの動作に注目して説明する。第１走査ラインとは、表示部１０の最上段に配置された走査ライン１０１であり、第２走査ライン、第３走査ライン、・・・が下方向へ順に配置され、最下段には第３２走査ラインが配置されている。 【００４８】タイミング番号が「００１(8)」の時点で、第１走査ラインの書き込み選択を行うことにより表示データの書込シーケンスがスタートする。この時、第１走査ライン上の各画素には、階調レベル０の表示データが書き込まれる。階調レベル０は、従来のサブフィールド０に相当するものであり、その発光（表示）時間は最も短い「１(8)」である。従って、タイミング番号が「００２(8)」の時点で第１走査ライン消去選択が行われる。 【００４９】そして、タイミング番号が次の値「００３(8)」となった時点で、再び、第１走査ラインの書き込み選択を行う。この時、第１走査ライン上の各画素には、次の階調レベル、即ち、階調レベル１の表示データが書き込まれる。階調レベル１は、従来のサブフィールド１に相当するものであり、その発光（表示）時間は「２(8)」である。従って、タイミング番号が「００５(8)」の時点で第１走査ラインの消去選択が行われる。 【００５０】全く同様にして、階調レベル２については、タイミング番号「００６(8)」の時点で書き込み選択が行われ、タイミング番号「０１２(8)」の時点で消去選択が行われる。引き続いて階調レベル３の書き込み選択を行うが、次のタイミング番号「０１３(8)」は最下位桁が「３」であり、階調レベル１の書き込み選択時のタイミング番号「００３(8)」の最下位桁と同一となってしまう。このため、さらに次のタイミング番号「０１４(8)」の時点で書き込み選択を行い、タイミング番号「０２４(8)」の時点で消去選択を行う。 【００５１】階調レベル４については、次のタイミング番号「０２５(8)」の時点で書き込み選択が行われ、タイミング番号「０４５(8)」の時点で消去選択が行われる。引き続いて階調レベル５の書き込み選択を行うが、次のタイミング番号「０４６(8)」は最下位桁が「６」であり、階調レベル２の書き込み選択時のタイミング番号「００６(8)」の最下位桁と同一となってしまう。このため、さらに次のタイミング番号「０４７(8)」の時点で書き込み選択を行い、タイミング番号「１０７(8)」の時点で消去選択を行う。」 「【００５４】次に、第２走査ライン以降の動作について説明する。第２走査ラインは、タイミング番号「０１１(8)」の時点で書き込み選択が開始され、まず、階調レベル０の表示データの書き込みが行われる。このタイミング番号「０１１(8)」は、第１走査ラインに対し階調レベル０の書き込み選択を行う際のタイミング番号「００１(8)」の２桁目に「１」を加えて求められる。」 「【００５６】第３走査ラインについては、タイミング番号「０２１(8)」の時点で書き込み選択が行われ、階調レベル０の表示データの書き込みが行われる。このタイミング番号「０２１(8)」は、第１走査ラインに対し階調レベル０の書き込み選択を行う際のタイミング番号「００１(8)」の２桁目に「２」を加えて求められる。第４走査ラインについては「０３１(8)」の時点で、第５走査ラインについては「０４１(8)」の時点で階調レベル０の書き込み選択が行われる。以下同様にして、最後の第３２走査ラインは「３７１(8)」の時点で階調レベル０の書き込み選択が行われることになる。」 図２ 上記記載より、引用文献２には、次の技術が記載されている。 「第１走査ラインは、タイミング番号が「００１(8)」の時点で階調レベル０の表示データが書き込まれ、タイミング番号が「００３(8)」の時点で階調レベル１の表示データが書き込まれ、タイミング番号「００６(8)」の時点で階調レベル２の表示データが書き込まれ、タイミング番号「０１４(8)」の時点で階調レベル３の表示データが書き込まれ、タイミング番号「０２５(8)」の時点で階調レベル４の表示データが書き込まれ、 第２走査ラインは、タイミング番号「０１１(8)」の時点で階調レベル０の表示データが書き込まれ、 第３走査ラインは、タイミング番号「０２１(8)」の時点で階調レベル０の表示データが書き込まれる、 画像表示装置により２８階調表示を行う画像表示方法。」 ３　引用文献３について 原査定の拒絶の理由に引用された引用文献３（特開２００６－３３０７１２号公報）には、図面とともに、次の事項が記載されている。 「【０１１８】 図１３（Ａ）は横軸に時間をとり、縦軸に表示画面の行番号をとったものである。この例では、表示画面は上から順に書き込みをおこなっており、そのため表示が遅れることになる。図１３（Ａ）の例では上から順に書き込みをおこなっているが、これには限定されない。以下には４ビットを例にとり説明を行う。 【０１１９】 図１３（Ａ）では、１フレームを４つのサブフレーム（Ｔｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４）に分けている。それぞれのサブフレームの期間の長さの比は、Ｔｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４＝８：４：２：１となっている。これらのサブフレームを組み合わせることによって、点灯期間の長さを０から１５までのいずれかに設定することが可能である。このように１フレームを２のべき乗のサブフレームに区切って階調を表現できる。また、Ｔｓ４では点灯期間が短いため、画面の下半分の書き込みが終了前に、上半分を消灯する必要があり、書き込みと消去を並行しておこなっている。 【０１２０】 図１３（Ｂ）は図１３（Ａ）と異なる時間区分で階調表現をおこなったものである。図１３（Ａ）の階調表現手段では上位ビットが変化したときに、疑似輪郭と呼ばれる不具合が発生する。これは人間の目が７階調目と８階調を交互に見たときに映像が本来の階調とは異なって見えるように錯覚をするものである。従って、図１３（Ｂ）では上位ビットを分割し、上述した疑似輪郭現象を軽減しているものである。具体的には、最上位ビット（ここではＴｓ１）を４つに分割し、１フレーム内部に配置している。また、第２ビット（ここではＴｓ２）を２分割し、１フレーム内部に配置している。このようにして、時間的に長いビットを分割し、疑似輪郭の軽減をおこなっている。」 ４　引用文献４について 原査定の拒絶の理由に引用された引用文献４（特開２００６－１１３４４５号公報）には、図面とともに、次の事項が記載されている。 「【００５２】 次に図１３はこの発明にかかる第４の実施の形態を示すものであり、これは１フレーム期間において、各画素を構成するＥＬ素子に対して逆バイアス電圧を印加させるためのダミーサブフレームＤＳが含まれるように構成されている。すなわち、図１３に示す例においては図１２に示した例と同様なサブフレームに対する階調ビットの割り付け構成になされており、さらに１フレーム期間の最後にダミーサブフレームＤＳが付加され、このダミーサブフレームＤＳを含めて、１フレームが８つのサブフレームに分割されている。」 ５　引用文献５について 原査定の拒絶の理由に引用された引用文献５（特開２００６－０６５０９３号公報）には、図面とともに、次の事項が記載されている。 「【００４５】 尚、図９乃至図１１に示したように、ある階調（輝度レベル）表示において、点灯制御単位を複数のサブフレーム期間で構成することにより、ガンマ補正を行なう際に生じる（１フレーム期間における）発光デューティ（Ｄｕｔｙ）の低下を抑制することができる。 この発光デューティの低下について説明すると、例えば図１３（ａ）に示すように、１フレーム期間をサブフレーム１～７（ＳＦ１～ＳＦ７）に時分割し、ガンマ（γ）値＝２としてガンマ補正を行ない８階調表示をする場合、各サブフレーム期間における発光デューティ（％）は略、図示する値となる。また、１フレーム期間における平均発光デューティは５４％となり、ガンマ補正を行なわない場合よりも平均輝度は明らかに低下する。 【００４６】 そこで、図１３（ｂ）に示すように、例えば、１フレーム期間をサブフレーム１～８（ＳＦ１～ＳＦ８）に時分割し、８階調表示を行なう場合、ＳＦ７とＳＦ８を一つの点灯制御単位とすれば、ＳＦ１～ＳＦ６のそれぞれにおける発光デューティを長くすることができる。即ち、この図１３（ｂ）の場合には、１フレーム期間における平均発光デューティは５６％となり、平均輝度を向上することができる。 【００４７】 また、８階調表示で、さらに平均輝度を向上するためには、例えば、図１３（ｃ）に示すように、１フレーム期間をサブフレーム１～１０（ＳＦ１～ＳＦ１０）に時分割し、ＳＦ５とＳＦ６、ＳＦ７とＳＦ８、ＳＦ９とＳＦ１０をそれぞれ点灯制御単位とすればよい。即ち、この図１３（ｃ）の場合には、１フレーム期間における平均発光デューティは７０％となる。」 ６　引用文献６について 原査定の拒絶の理由に引用された引用文献６（国際公開第２００８／０１８１１３号）には、図面とともに、次の事項が記載されている。 「[0019]　前記のように、好ましくは図7に示すように各サブフレーム期間内においてEL素子の発光後、消灯させることによって、発光期間が制御される。 このため、図1に示した画素10の構成においては、図9に示すように、走査ラインAl～Anに消去ドライバ33の出力側を接続し、走査ラインAl～Anを画素データ書込み走査と消去データ書込み走査とで共用し、データラインBl～Bmも画素データと消去データとで共用する。画素データの書込みと消去データの書込みの切り換えは、走査制御信号G1を走査ラインA1～Anに供給するためのイネ一ブル信号EN1と、消去制御信号G2を走査ラインAl～Anに供給するためのイネ一ブル信号EN2により制御する。」 ７　引用文献７について 原査定において周知技術を示す文献として引用された引用文献７（特開２００８－２６８２６２号公報）には、図面とともに、次の事項が記載されている。 「【００１１】 有機ＥＬ装置１００は時分割階調法で駆動され、６４階調を表現することができる。階調は１フレーム期間内で発光する時間の長さを制御することによって表すことができる。図２は時分割階調法による階調表現を説明する図である。図に示すように、１フレームは６つのサブフレームに分割されている。各々のサブフレームはそれぞれ期間の長さが異なっており、それぞれの期間は、各階調を表現できる発光時間に対応している。一般に６４階調の場合には、１フレームは期間の長さがそれぞれ、「１」、「２」、「４」、「８」、「１６」、「３２」の階調に対応する６つのサブフレームから構成される。 【００１２】 ６つのサブフレームＳＦ１～ＳＦ６のうち、最も長い期間（「３２」）のサブフレームＳＦ６は有機ＥＬ素子の輝度５０％の階調に対応し、次に長い期間（「１６」）のサブフレームＳＦ５は輝度２５％の階調に対応している。最も短い期間（「１」）のサブフレームＳＦ１は最も暗い階調に対応する。図２に示すように、サブフレームＳＦ６の期間有機ＥＬ素子を発光させると輝度５０％、サブフレームＳＦ５の期間発光させると輝度２５％となり、このようにして階調が表現される。」 ８　引用文献８について 原査定において周知技術を示す文献として引用された引用文献８（特開２００４－３０２３２０号公報）には、図面とともに、次の事項が記載されている。 「【００１４】 つまり、上記した手順によって走査線の選択順番を決定することで、階調データの各ビットに対応した走査線を選択することができ、非順次走査方式を実現することが可能となる。従って、高精細な画像表示などにおける表示ムラを抑えることが可能となる。 ここで、上記したように数値群を生成するときに、走査線の総数×階調データのビット数Ｂを正確な比率で分割（比率に応じた整数で分割）できないようなときは、前記各比率に応じた数値の近傍値に分割することで対応する。例えば、走査線の総数が５９本で、階調データのビット数が４ビットであったときは、１：２：４：８の比率で分割することになるが、この場合は正確に分割できない部分があるため、１５、３１、６３、１２７（１：２．１：４．２：８．５）といったように、正確な比率の数値に分割できない部分はその近傍値とする。」 第４　対比・判断 １　本願発明１について （１）対比 本願発明１と引用発明を対比する。 ア　引用発明の「有機ＥＬディスプレイ」は、複数の行及び複数の列に配置された複数の画素を備えることは明らかで、「信号は画素に、ゲート線１５０７を選択して入力するものであ」るから、アクティブマトリックスディスプレイといえる。 また、引用発明は「１フレーム期間を複数のサブフレーム期間に分割し、各サブフレームに、発光時間の重み付けを行い、発光時間の総和を階調ごとに差を付けることによって、階調を表現している時間階調法が用いられるデジタル階調方式を用いた有機ＥＬディスプレイの駆動方法」であるから、所定のフレームレートで、「有機ＥＬディスプレイ」を「デジタル」「駆動」していることは明らかである。 したがって、引用発明の上記「有機ＥＬディスプレイの駆動方法」は、本願発明１の「所定のフレームレートでアクティブマトリックスディスプレイ（５５）をデジタル駆動するための方法」に相当するといえる。 イ　本願の明細書の「【００４０】・・・またさらに、“列”及び“行”の用語は結合するアレイ素子のセットを説明するために使用される。その結合は行と列とのデカルトアレイの形態とできるが、本発明はこれに限定されない。当業者により理解されるであろうように、列及び行は容易に交換可能であり、この開示ではこれらの用語は交換可能であることが意図される。また、非デカルトアレイが構成されてもよく、本発明の範囲内に含まれる。従って、“行”及び“列”の用語は広く解釈されるべきである。この広い解釈において容易化するために、特許請求の範囲は行及び列で論理的に編成されたことに言及する。これにより、画素素子のセットがトポロジー的に線形的に交差する方法であるが物理的なもしくはトポグラフィカルな（局所的な）配列はそうである必要がない方法で結合される、ことが意味される。例えば、行は円であってよく、これらの円の列半径，円，及び半径はこの発明では“論理的に編成された”行及び列として説明される。」の記載を参酌すると、引用発明の複数の行及び複数の列に配置された複数の画素を備えていることが明らかな「有機ＥＬディスプレイ」は、本願発明１の「上記アクティブマトリックスディスプレイ（５５）は複数の行及び複数の列で論理的に編成された複数の画素を備え」ているものに相当する。 ウ　引用発明は、「１フレーム期間を複数のサブフレーム期間に分割し」「た有機ＥＬディスプレイの駆動方法であって、」「５ビットで階調を表現して、」「各サブフレームにおける点灯期間を順次足し合わせていくことにより、階調を表現するもので、」「１画面分の信号を全画素に入力し、」「画素が点灯」しているので、引用発明は、「５ビット」のデジタル画素コードにより、「１フレーム」内で「各サブフレームにおける点灯期間を順次足し合わせていくことにより」、表示すべき「全画素」のそれぞれを「階調」で「表現」しているといえる。 したがって、引用発明の「１フレーム期間を複数のサブフレーム期間に分割し」「た有機ＥＬディスプレイの駆動方法であって、」「５ビットで階調を表現して、」「各サブフレームにおける点灯期間を順次足し合わせていくことにより、階調を表現するもので、」「１画面分の信号を全画素に入力し、」「画素が点灯」することは、本願発明１の「ｎビットデジタル画像コードにより画像フレーム内で表示すべき画像の複数の画素のそれぞれを表現するステップ」に相当する。 エ　引用発明の「１フレーム期間を複数のサブフレーム期間に分割」することであって、「５ビットで階調を表現して、上位ビットを３ビット、下位ビットを２ビットとした場合のサブフレームの選択方法で、」「上位ビットは、サブフレーム数は７個（ＳＦ１～ＳＦ７）であり、」「下位ビットは、サブフレーム数は３個（ＳＦ８～ＳＦ１０）であ」ることは、本願発明１の「上記画像フレームを自然数のサブフレームに分割するステップ」に相当する。 オ　引用発明の「ゲート線１５０７」は、本願発明１の「行」に相当する。 したがって、引用発明の「信号は画素に、ゲート線１５０７を選択して入力するものであり」「最初のサブフレームの信号書き込み期間において、１画面分の信号を全画素に入力し、」「次に、次のサブフレームが始まり、信号書き込み期間において、１画面分の信号を全画素に入力し、」「同様のことを繰り返すこと」と、本願発明１の「各サブフレーム内で、上記複数の行のうちの少なくとも１つを２回連続的に選択するステップとを含」むこととは、「各サブフレーム内で、上記複数の行のうちの少なくとも１つを選択するステップとを含」む点で共通する。 すると、本願発明１と引用発明とは、次の一致点及び相違点を有する。 （一致点） 「所定のフレームレートでアクティブマトリックスディスプレイ（５５）をデジタル駆動するための方法であって、 上記アクティブマトリックスディスプレイ（５５）は複数の行及び複数の列で論理的に編成された複数の画素を備え、 上記方法は、 ｎビットデジタル画像コードにより画像フレーム内で表示すべき画像の複数の画素のそれぞれを表現するステップと、 上記画像フレームを自然数のサブフレームに分割するステップと、 各サブフレーム内で、上記複数の行のうちの少なくとも１つを選択するステップとを含む、 方法。」 （相違点） 本願発明１が、「各サブフレーム内で、上記複数の行のうちの少なくとも１つを２回連続的に選択するステップとを含み、第１の選択において、上記ｎビットデジタル画像コードの第１の所定ビットに対応する第１のデジタルコードが上記選択された行に書き込まれ、第２の選択において、上記ｎビットデジタル画像コードの第２の所定ビットに対応する第２のデジタルコードが上記選択された行に書き込まれ、上記第２の選択と上記第１の選択との間に所定の時間遅延が存在する」のに対して、引用発明は、「最初のサブフレームの信号書き込み期間において、１画面分の信号を全画素に入力し、」「次に、次のサブフレームが始まり、信号書き込み期間において、１画面分の信号を全画素に入力し、」「同様のことを繰り返す」が、「サブフレーム」内で複数の行のうちの少なくとも１つを２回連続的に選択することはなく、「第１の選択において、上記ｎビットデジタル画像コードの第１の所定ビットに対応する第１のデジタルコードが上記選択された行に書き込まれ、第２の選択において、上記ｎビットデジタル画像コードの第２の所定ビットに対応する第２のデジタルコードが上記選択された行に書き込まれ、上記第２の選択と上記第１の選択との間に所定の時間遅延が存在する」こともない点。 （２）判断 上記相違点について検討する。 引用文献２には、第１走査ラインは、タイミング番号が「００１(8)」の時点で階調レベル０の表示データが書き込まれ、タイミング番号が「００３(8)」の時点で階調レベル１の表示データが書き込まれ、タイミング番号「００６(8)」の時点で階調レベル２の表示データが書き込まれ、タイミング番号「０１４(8)」の時点で階調レベル３の表示データが書き込まれ、タイミング番号「０２５(8)」の時点で階調レベル４の表示データが書き込まれ、第２走査ラインは、タイミング番号「０１１(8)」の時点で階調レベル０の表示データが書き込まれ、第３走査ラインは、タイミング番号「０２１(8)」の時点で階調レベル０の表示データが書き込まれる、画像表示装置により２８階調表示を行う画像表示方法が記載されているが（上記「第３　２」）、 各サブフレーム内で、複数の行のうちの少なくとも１つを２回連続的に選択するステップとを含み、第１の選択において、ｎビットデジタル画像コードの第１の所定ビットに対応する第１のデジタルコードが選択された行に書き込まれ、第２の選択において、ｎビットデジタル画像コードの第２の所定ビットに対応する第２のデジタルコードが選択された行に書き込まれ、第２の選択と第１の選択との間に所定の時間遅延が存在することは記載されていない。 また、引用文献３－８についても、同様に、各サブフレーム内で、複数の行のうちの少なくとも１つを２回連続的に選択するステップとを含み、第１の選択において、ｎビットデジタル画像コードの第１の所定ビットに対応する第１のデジタルコードが選択された行に書き込まれ、第２の選択において、ｎビットデジタル画像コードの第２の所定ビットに対応する第２のデジタルコードが選択された行に書き込まれ、第２の選択と第１の選択との間に所定の時間遅延が存在することは記載されていない。 したがって、上記相違点に係る本願発明１の構成は、引用発明、引用文献２－８に記載された技術に基づいて、当業者が容易に想到し得たことであるとはいえない。 よって、本願発明１は、引用発明、引用文献２－８に記載された技術に基づいて、当業者が容易に発明をすることができたとはいえない。 ２　本願発明２－１３について 本願発明１を直接又は間接的に引用する本願発明２－１３は、本願発明１をさらに限定した発明であるから、本願発明１と同じ理由によって、引用発明、引用文献２－８に記載された技術に基づいて、当業者が容易に発明をすることができたとはいえない。 ３　本願発明１４について 本願発明１４は、本願発明１に対応する物の発明であり、上記相違点に係る本願発明１の「各サブフレーム内で、上記複数の行のうちの少なくとも１つを２回連続的に選択するステップとを含み、第１の選択において、上記ｎビットデジタル画像コードの第１の所定ビットに対応する第１のデジタルコードが上記選択された行に書き込まれ、第２の選択において、上記ｎビットデジタル画像コードの第２の所定ビットに対応する第２のデジタルコードが上記選択された行に書き込まれ、上記第２の選択と上記第１の選択との間に所定の時間遅延が存在する」に対応する構成を備えるものであるから、本願発明１と同様な理由により、引用発明、引用文献２－８に記載された技術に基づいて、当業者が容易に発明をすることができたとはいえない。 ４　本願発明１５－１９について 本願発明１４を直接又は間接的に引用する本願発明１５－１９は、本願発明１４をさらに限定した発明であるから、本願発明１と同様な理由によって、引用発明、引用文献２－８に記載された技術に基づいて、当業者が容易に発明をすることができたとはいえない。 第５　原査定の拒絶の理由について １　原査定の拒絶の理由の概要は次のとおりである。 この出願の下記の請求項に係る発明は、その優先日前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 ・請求項　１－５，１５－１６，１８－２０ ・引用文献等　１－３，７－８ ・請求項　５ ・引用文献等　１－３，７－８ ・請求項　６ ・引用文献等　１－２，４，７－８ ・請求項　７－８ ・引用文献等　１－４，７－８ ・請求項　９－１１ ・引用文献等　１－４，７－８ ・請求項　１２－１４ ・引用文献等　１－５，７－８ ・請求項　１７－２０ ・引用文献等　１－８ ＜引用文献等一覧＞ １．特開２００６－２０９０９３号公報 ２．特開平１０－２２２１２１号公報 ３．特開２００６－３３０７１２号公報 ４．特開２００６－１１３４４５号公報 ５．特開２００６－０６５０９３号公報 ６．国際公開第２００８／０１８１１３号 ７．特開２００８－２６８２６２号公報（周知技術を示す文献；新たに引用された文献） ８．特開２００４－３０２３２０号公報（周知技術を示す文献；新たに引用された文献） ２　原査定の拒絶の理由についての判断 平成３０年１０月１２日付け手続補正により補正された請求項１、１４は、「各サブフレーム内で、上記複数の行のうちの少なくとも１つを２回連続的に選択するステップとを含み、第１の選択において、上記ｎビットデジタル画像コードの第１の所定ビットに対応する第１のデジタルコードが上記選択された行に書き込まれ、第２の選択において、上記ｎビットデジタル画像コードの第２の所定ビットに対応する第２のデジタルコードが上記選択された行に書き込まれ、上記第２の選択と上記第１の選択との間に所定の時間遅延が存在する」という構成又はそれに対応する構成を有するものであり、上記のとおり、本願発明１－１９は、引用発明、引用文献２－８に記載された技術に基づいて、当業者が容易に発明をすることができたとはいえない。 したがって、原査定を維持することはできない。 第６　当審拒絶理由について 特許法第３６条第６項第２号について １　当審では、請求項１４の「第２の選択において、上記ｎビットデジタル画像コードの第１の所定ビットに対応する第２のデジタルコードを当該選択された行に書き込むように」という記載が不明確であるとの拒絶の理由を通知しているが、平成３０年１０月１２日付けの補正において、「第２の選択において、上記ｎビットデジタル画像コードの第２の所定ビットに対応する第２のデジタルコードを当該選択された行に書き込むように」と補正された結果、この拒絶の理由は解消した。 ２　当審では、請求項１５の「上記所定の時間遅延」という記載が不明確であるとの拒絶の理由を通知しているが、平成３０年１０月１２日付けの補正において、請求項１４が「上記第２の選択と上記第１の選択との間に所定の時間遅延が存在するように構成される」と補正された結果、この拒絶の理由は解消した。 第７　むすび 以上のとおり、本願発明１－１９は、引用発明、引用文献２－８に記載された技術に基づいて、当業者が容易に発明できたものではない。 したがって、原査定の拒絶の理由によっては、本願を拒絶することはできない。 また、他に本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。