2016-010783

第１　手続の経緯

本願の手続の概要は以下のとおりである。

平成２４年４月２７日　特許出願

平成２８年１月１２日　拒絶理由（発送日）

平成２８年３月１４日　意見書　手続補正

平成２８年７月１５日　審判請求　手続補正

平成２８年８月１６日　前置報告

平成２９年６月１３日　拒絶理由（発送日）

平成２９年７月　７日　意見書　手続補正

第２　本願発明

本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２９年７月７日付けの手続補正で補正された特許請求の範囲の請求項１に記載された事項により特定される発明であり、本願発明は以下のとおりの発明である。

なお、本願発明の各構成の符号は、説明のために当審において付与したものであり、以下、構成（Ａ）、構成（Ｂ）などと称する。

【請求項１】

（Ａ）動画像データに含まれる各ピクチャが分割された各ブロックの符号化データを示す入力ストリームを復号する動画像復号装置であって、

（Ｂ）前記入力ストリームから、ピクチャを構成する各ブロックがピクチャを所定単位に分割したグループのどのグループに属するかを示すグループ情報を抽出するグループ情報抽出部と、

（Ｃ）前記入力ストリームからグループの復号遅延を含むグループ復号遅延情報を抽出する復号遅延情報抽出部と、

（Ｄ）前記グループ情報と前記グループ復号遅延情報とに基づきグループの復号開始時刻を算出する復号時刻算出部と、

（Ｅ）前記グループの復号開始時刻になると、復号対象グループの先頭ブロックから順に復号処理を行う復号部と、

（Ｆ）前記グループの復号開始時刻に復号対象のグループに属する各ブロックの符号化データが全て受信できていない場合に、当該グループを含むピクチャの復号結果を、当該グループを含むピクチャの次のピクチャが表示されるべきタイミングで表示し、当該グループを含むピクチャの次の表示をスキップするように制御する表示制御部と、

（Ａ）を備える動画像復号装置。

第３　引用文献、引用発明等

１．引用文献１について

１．１　引用文献１の記載

原査定の拒絶の理由に引用された引用文献１（特開２０１０－２３２７２０号公報）には、図面とともに次の事項が記載されている。

（１）「【技術分野】【０００１】

本発明は、動画像の符号化を行う画像符号化方法および画像の復号化を行う動画像復号化方法に関する。

（中略）

【発明が解決しようとする課題】【００１１】

しかしながら、上述した通り、MPEG2やH.264など従来の動画像符号化方式では、符号化処理及び復号化処理による遅延に加えて、ピクチャを単位とする仮想バッファモデルに従った伝送バッファ遅延があり、圧縮伸張を伴う実時間映像伝送において大きな表示遅れが発生する。また、従来の低遅延モードでは、フレームスキップの発生などの問題や、符号化データ量よりも広帯域の伝送路が必要になるなどの問題がある。

【００１２】

本発明は、上記に鑑みてなされたものであって、一定の伝送帯域幅の下で伝送バッファ遅延を削減し、伝送帯域を有効に活用して実時間映像伝送の遅延量を大幅に短縮することが可能な画像符号化方法および画像復号化方法を提供することを目的とする。」

（２）「【００３７】

以下、エンコーダ１００により生成された１ピクチャに対する符号化データのデータ構成について説明する。符号化データは、図４に示すように、「Access unit delimiter」、「SPS (Sequence parameter Set)」、「PPS (Picture Parameter Set)」、「Buffering period SEI (Supplemental Enhancement Information)」、「Picture timing SEI」を含んでいる。さらに、これに続いて「Slice timing SEI」および「Slice data」をそれぞれ１ピクチャに含まれるスライスの数（ｎ）だけ含んでいる。

【００３８】

「Access unit delimiter」は、ピクチャ境界位置を示す情報である。「SPS(Sequence parameter Set)」は、ビデオシーケンスに関するパラメータである。「SPS(Sequence parameter Set)」は、具体的には、ピクチャ単位またはスライス単位の仮想バッファのバッファサイズやビットレート情報が含まれる。「PPS (Picture Parameter Set)」は、当該ピクチャに関するパラメータである。「Buffering period SEI (Supplemental Enhancement Information)」は、ピクチャ単位またはスライス単位の仮想バッファモデルの初期化タイミング情報である。具体的には、ピクチャ単位またはスライス単位の仮想バッファの初期遅延時間を示す情報が含まれている。

【００３９】

「Picture timing SEI」は、ピクチャ単位の仮想バッファモデルにおける復号化および表示のタイミングを示すタイミング情報である。「Slice timing SEI」は、スライス単位の仮想バッファモデルにおける復号化および表示のタイミングを示すタイミング情報である。「Slice data」は、当該ピクチャをｎ（ｎ≧１）分割した各スライスの圧縮画像データである。」

（３）「【００４７】

図４に示す「Slice timing SEI」について詳述する。

（中略）

【００４８】

続きを表示（全18行）

また、ピクチャ単位の仮想受信バッファのサイズ及びスライス単位の仮想受信バッファのサイズは同一とし、図５における「cpb_size_value_minus1」においてこのバッファサイズが示される。図６に示す「slice_cpb_removal_delay_offset」は、スライスを復号化するタイミングを示すスライス単位のタイミング情報を示している。「slice_cpb_removal_delay_offset」は、前述のように、当該スライスが含まれるピクチャの、ピクチャ単位の仮想バッファモデルにおける復号化のタイミング、すなわちデコード時刻からの差分値としてスライス単位のタイミング情報を示している。

【００４９】

スライス単位の仮想バッファモデルでは、ピクチャ単位の仮想バッファモデルよりも早い時刻にデコードを開始する。そして、「slice_cpb_removal_delay_offset」の値が大きいほど、デコード開始時刻が早いことを意味している。なお、ピクチャ単位の仮想バッファモデルにおけるデコード時刻は、「initial_cpb_removal_delay」および「cpb_removal_delay」から、非特許文献２に示される方法と同様にして計算される。

【００５０】

ここで、スライス単位の仮想バッファモデルにおける復号化のタイミングの算出処理について説明する。エンコーダ１００の制御部１５０は、（式１）によりピクチャｎにおけるｉ番目のスライスのデコード開始時刻

【数１】

ｔｓｉｒ（ｎ）

から、「slice_cpb_removal_delay_offset(i)」を算出する。また、デコーダの制御部は、受信した「slice_cpb_removal_delay_offset(i)」から、（式１）によりピクチャｎにおけるｉ番目のスライスのデコード開始時刻

【数２】

ｔｓｉｒ（ｎ）

を算出する。

【数３】

ｔｓｉｒ（ｎ）＝ｔｒ（ｎ）－ｔｃ×slice_cpb_removal_delay_offset(i)　…（式１）

ここで、ｔｒ（ｎ）は、ピクチャ単位の仮想バッファモデルにおけるデコード開始時刻を示している。「slice_cpb_removal_delay_offset(i)」は、「Slice　timing　SEI」で符号化されるスライスｉの復号化時刻、すなわち復号化のタイミングを示すタイミング情報である。ｔｃはタイミング情報の単位時間を示す定数である。」

（４）「【００５５】

図１０から図１２を参照しつつ、エンコーダ１００によるエンコード処理について説明する。

（中略）

【００５９】

図１１に示すように、図１０のピクチャ符号化処理（ステップＳ１０５）においては、スライス符号化ループ処理を開始する（ステップＳ１１１）。そして、エンコーダコア部１１０、１ピクチャを２つ以上のスライスに分割し、各スライスを順次符号化する。具体的には、制御部１５０の制御の下エンコーダコア１１０は、記憶部１４０に記憶されているスライス単位の仮想バッファモデルなどを参照し、まずスライスに関する「Slice　timing　SEI」などのヘッダ情報を生成し出力する（ステップＳ１１２）。次に、制御部１５０は、スライス単位の仮想バッファがオーバーフローまたはアンダーフローしない制約の下で、スライスに対する符号量割当を計算する（ステップＳ１１３）、そして、エンコーダコア１１０は、符号化対象の入力画像信号を読み込んで（ステップＳ１１４）、エンコーダコア１１０およびＶＬＣ部１２０により当該スライスの符号化処理が行われる（ステップＳ１１５）。１スライスの符号化が完了すると、当該スライスの符号化データがストリームバッファ１３０を介して出力される（ステップＳ１１６）。

【００６０】

次に、制御部１５０は、当該スライスの発生符号量を取得して（ステップＳ１１７）、スライス単位の仮想バッファモデルのバッファ占有量の更新を行う（ステップＳ１１８）。１ピクチャを構成するすべてのスライスの符号化が完了すると、当該ピクチャの符号化が終了し（ステップＳ１１９）、ピクチャ符号化処理（ステップＳ１０５）が終了する。

【００６１】

図１２に示すように、図１１のスライス符号化処理（ステップＳ１１５）においては、ＭＢ符号化ループ処理を開始する（ステップＳ１５１）。具体的には、まずエンコーダコア１１０は、スライスを構成する各マクロブロックをフレーム内またはフレーム間予測を用いた符号化を行う（ステップＳ１５２）。そして、制御部１５０は、エンコーダコア１１０が１つのマクロブロックを符号化する毎に当該マクロブロックの発生符号量を取得する（ステップＳ１５３）。そして、制御部１５０は、スライスの発生符号量が、このスライスに割り当てられた符号量となるように、量子化パラメータＱＰを更新して符号量制御を行う（ステップＳ１５４）。スライスを構成するすべてのマクロブロックに対する処理が完了すると、当該スライスの符号化処理が終了し（ステップＳ１５５）、スライス符号化処理（ステップＳ１１５）が終了する。」

（５）「【００６３】

次に、符号化データを取得し、これをデコードし、表示するデコーダについて説明する。なお、本実施の形態にかかるデコーダは、スライス単位での復号化、表示およびピクチャ単位での復号化、表示の両方のタイミング制御を行うことができる。図１３に示すように、デコーダ２００は、ストリームバッファ２１０と、パーサ２２０と、制御部２３０と、デコーダコア２４０と、表示バッファ２５０とを備えている。

【００６４】

符号化データ８００は、ストリームバッファ２１０に入力され、パーサ２２０に渡される。パーサ２２０は、図４から図８参照しつつ説明したデータ構造の符号化データの解読を行う。これにより、ピクチャ単位の仮想バッファモデルにおけるタイミング情報およびスライス単位の仮想バッファモデルのタイミング情報を抽出し、これら２種類のタイミング情報８０１を制御部２３０に出力する。制御部２３０は、取得したタイミング情報８０１に基づいて、ピクチャ単位の仮想バッファモデルおよびスライス単位の仮想バッファモデルのうちいずれのモデルでの復号化および表示を行うかを決定し、復号化および表示のタイミングを制御するための制御情報８０２，８０３をそれぞれデコーダコア２４０および表示バッファ２５０に出力する。

続きを表示（全15行）

【００６５】

具体的には、制御部２３０は、符号化データ８００に、有効なスライス単位のデコードタイミング情報が含まれていない場合、すなわち、「Slice timing SEI」が存在しない場合、または「slice_hrd_flag」が０の場合には、ピクチャ単位のデコードタイミング情報に基づいて、ピクチャ単位でデコードタイミング及び表示タイミングの制御を行う。一方、符号化データ８００に有効なスライス単位のデコードタイミング情報が含まれている場合、すなわち「Slice timing SEI」が存在し、「slice_hrd_flag」が１であり、かつ図５、図６に示した「SPS」および「Buffering period SEI」において、スライス単位の仮想バッファモデルに関するパラメータが定義されている場合には、制御部２３０は、スライス単位でデコードタイミング及び表示タイミングの制御を行う。

【００６６】

このように、スライス単位でデコードタイミング及び表示タイミングの制御を行うことにより、デコーダにおける受信バッファ遅延を低減して、低遅延での画像再生が可能となる。また、デコーダがスライス単位でデコードタイミング及び表示タイミングの制御を行う能力を有さない場合には、符号化データに有効なスライス単位のデコードタイミング情報が含まれている場合であっても、それを無視してピクチャ単位のデコードタイミング情報に基づいて、ピクチャ単位でデコードタイミング及び表示タイミングの制御を行えばよい。

（中略）

【００６９】

図１４に示すように、デコーダ２００によるデコード処理においては、ピクチャデコードループが開始すると（ステップＳ２０１）、全符号化データのデコードが終了するか、外部よりデコード停止命令が入力されるまで、ピクチャ単位のデコードが順次行われる（ステップＳ２０１～Ｓ２１４）。

【００７０】

デコード処理においては、ストリームバッファ２１０に符号化データが入力されると、パーサ２２０は、符号化データを読み込み（ステップＳ２０２）、スライス以上の上位ヘッダ情報の解析を行う（ステップＳ２０３）。上位ヘッダの解析の結果、有効なスライス単位の仮想バッファモデルの情報及びタイミング情報が含まれている場合は（ステップＳ２０４，Ｙｅｓ）、デコーダコア２４０は、スライス単位で符号化データのデコードを行い、制御部２３０は、復号化された画像信号をスライス単位で表示すべく表示バッファ２５０を制御する。

【００７１】

具体的には、スライスデコードループが開始すると（ステップＳ２０５）、スライス毎に、「Slice timing SEI」で示されるデコード時刻、すなわちスライス単位のタイミング情報に示されるデコード時刻まで待ち、デコード時刻になると（ステップＳ２０６，Ｙｅｓ）、デコーダコア２４０は、スライス単位でデコード処理及び表示処理を行う（ステップＳ２０７）。以上の処理を、ピクチャを構成するすべてのスライスに対して行うと、スライスデコードループが終了する（ステップＳ２０８）。符号化データに含まれるすべてのピクチャに対する処理が終了すると、ピクチャデコードループが終了し（ステップＳ２１４）、デコード処理が完了する。」

１．２　引用発明

上記引用文献１に記載された発明について検討する。

（１）デコーダについて

引用文献１に記載のデコーダは、動画像の符号化データを取得し、これをデコードし、表示するデコーダである（【００６３】）。

そして、引用文献１に記載の符号化データは、エンコーダにより生成された１ピクチャに対する符号化データであって、そのデータ構成には「Slice timing SEI」および「Slice data」をそれぞれ１ピクチャに含まれるスライスの数（ｎ）だけ含んでおり、ストリームバッファに入力される（【００３７】、【００６４】）。そして、引用文献１に記載の「Slice data」は、ピクチャをｎ（ｎ≧１）分割した各スライスの圧縮画像データである（【００３９】）。

さらに、引用文献１に記載の符号化データの各スライスは、スライスを構成する各マクロブロックをフレーム内またはフレーム間予測を用いて符号化されたものである（【００５５】～【００６１】。

よって、当該デコーダは、（ａ）動画像データに含まれる各ピクチャがｎ分割された各スライスを構成する各マクロブロックの符号化データを示す入力ストリームを復号するデコーダである。

（２）パーサ、制御部について

引用文献１に記載のデコーダのパーサは、符号化データを読み込み、スライス以上の上位ヘッダ情報の解析を行い、前記「Slice timing SEI」からスライス単位の仮想バッファモデルのタイミング情報を抽出し、このタイミング情報をデコーダの制御部に出力する（【００３９】、【００６４】、【００７０】）。

また、引用文献１に記載のデコーダの制御部は、取得したタイミング情報に基づいて、スライス単位の仮想バッファモデルでの復号化および表示のタイミングを制御するための制御情報をそれぞれデコーダコアおよび表示バッファに出力する（【００６４】）。

そして、当該デコーダの制御部は、受信したタイミング情報から、ピクチャｎにおけるｉ番目のスライスのデコード開始時刻を算出する（【００５０】）。

ここで、当該デコーダの制御部は、ｉ番目のスライスのデコード開始時刻の算出に、当該パーサから受信したインデクッス情報「ｉ」と、スライスｉの復号化時刻（slice_cpb_removal_delay_offset(i)）を用いる（式１）から、当該パーサが抽出するタイミング情報にはこれらの情報（即ち、スライスのインデクス情報「ｉ」、スライスｉの復号化時刻）が含まれる。

よって、当該パーサは、（ｂ）前記入力ストリームから、ピクチャを構成する各スライスのインデクス情報「ｉ」を抽出するパーサである。

また、当該パーサは、（ｃ）前記入力ストリームからスライスｉの復号遅延を含む復号化時刻を抽出するパーサである。

そして、当該制御部は、（ｄ）前記スライスのインデクス情報「ｉ」及び前記スライスｉの復号化時刻に基づきスライスのデコード開始時刻を算出する制御部である。

（３）デコーダコアについて

引用文献１に記載のデコーダコアは、スライス単位のタイミング情報に示されるデコード時刻まで待ち、デコード時刻になると、スライス単位でデコード処理を行う（【００７０】、【００７１】）。ここで、スライス単位のタイミング情報に示されるデコード時刻とは、前記制御部が算出したスライスのデコード開始時刻である。

よって、当該デコーダコアは、（ｅ）前記スライスのデコード開始時刻になると、復号対象スライスのマクロブロックを順に復号処理を行うデコーダコアである。

（４）制御部の表示タイミングの制御について

引用文献１に記載のデコーダの制御部は、（ｆ）スライス単位でデコードタイミング及び表示タイミングの制御を行う（【００６５】）。

したがって、上記引用文献１には次の発明（以下、「引用発明」という。）が記載されていると認められる。

なお、引用発明の各構成の符号は、説明のために付与したものであり、以下、構成（ａ）、構成（ｂ）などと称する。

（引用発明）

（ａ）動画像データに含まれる各ピクチャがｎ分割された各スライスを構成する各マクロブロックの符号化データを示す入力ストリームを復号するデコーダであって、

（ｂ）前記入力ストリームから、ピクチャを構成する各スライスのインデクス情報「ｉ」を抽出するパーサと、

（ｃ）前記パーサは、前記入力ストリームからスライスの復号遅延を含むスライスｉの復号化時刻を抽出するパーサと、

（ｄ）前記スライスのインデクス情報「ｉ」及び前記スライスｉの復号化時刻に基づきスライスのデコード開始時刻を算出する制御部と、

（ｅ）前記スライスのデコード開始時刻になると、復号対象スライスのマクロブロックを順に復号処理を行うデコーダコアと、

（ｆ）前記制御部は、スライス単位でデコードタイミング及び表示タイミングの制御を行う制御部と、

（ａ）を備えるデコーダ。

２．引用文献２について

本願の拒絶査定において周知技術を示す文献として引用された引用文献２（特開２０１１－２０５４７６号公報）には、図面とともに次の事項が記載されている。

（１）動画像符号化装置において、所定ピクチャ時間間隔の動画像の各ピクチャをブロック分割する手段と、各ピクチャ復号時刻を算出して符号化してピクチャ符号を出力する手段と、仮想復号バッファの蓄積量がアンダーフロー発生したと判断した場合に、ピクチャ符号を出力せずに破棄する手段とを備える動画像符号化装置が記載されている（【００８６】～【０１２９】）。

（２）動画像復号化装置において、動画像の各ピクチャを符号化して伝送された符号から、符号化パラメータの符号と各ピクチャ符号とを分離する分離器と、前記符号化パラメータからピクチャ復号時刻を復号する符号化パラメータ復号器と、前記符号化パラメータが示す符号化条件に適応して復号するようにピクチャ復号器を制御する復号制御器と、復号制御器からの制御に従い、各ピクチャ符号を、前記ピクチャ復号時刻に基づくタイミングで、逐次復号して動画像を出力するピクチャ復号器１００４とを備える動画像復号化装置が記載されている（【０１３０】～【０１４０】）。

３．引用文献３について

また、前置報告書において周知技術を示す文献として引用された引用文献３（特開平８－３３１５６０号公報）には、図面とともに次の事項が記載されている。

（１）ＭＰＥＧビデオデコーダにおいて、各ピクチャをＭＰＥＧビデオパートに準拠してデコードすることで各ピクチャ毎のビデオ出力を生成し、そのビデオ出力を外部に設けられたディスプレイへ出力するデコードコア回路と、ビットバッファがアンダーフローを起こした場合、ＭＰＥＧビデオデコードコア回路においてＢピクチャをデコード処理している途中であれば、そのＢピクチャをスキップさせるアンダーフロー制御回路とを備えるＭＰＥＧビデオデコーダが記載されている（【００１６】、【００６７】、【００７９】～【０１０２】）。

第４　対比・判断

１．対比

本願発明と引用発明とを対比する。

（１）構成（Ａ）と構成（ａ）との対比

引用発明の「各ピクチャがｎ分割された各スライスを構成する各マクロブロック」は、ピクチャを分割したものであるから、本願発明の「各ピクチャが分割された各ブロック」に相当する。

また、引用発明の（ａ）「デコーダ」は、動画像データに含まれる各ピクチャを所定単位に分割したブロックの符号化データを示す入力ストリームを復号する装置であるから、本願発明の（Ａ）「動画像復号装置」に相当する。

（２）構成（Ｂ）と構成（ｂ）との対比

引用発明の「ピクチャを構成する各スライス」は、ピクチャを構成するマクロブロックを所定単位に分割したものであるから、本願発明の「ピクチャを所定単位に分割したグループ」に相当する。

ここで、本願発明の「グループ情報」に関しては、本願の明細書【０１５７】及び【０１５８】を参酌すると、「グループ構成決定部１３１からグループ情報付加部１３２に対して、グループ数Ｎとともに、各グループの先頭ブロックのインデックス情報がグループ情報として通知される」とあるから、本願発明の「グループ情報」は、グループ数Ｎ及び各グループの先頭ブロックのインデックス情報からなるものである。

そうすると、引用発明の「スライスのインデクス情報「ｉ」」は、本願の明細書に記載の「グループ数Ｎ」に相当するから、入力ストリームから抽出する情報に関して、引用発明の「各スライスのインデクス情報「ｉ」」と、本願発明の「グループ情報」は、「グループに関する情報」である点で共通する。

よって、引用発明の構成（ｂ）と、本願発明の構成（Ｂ）は「前記入力ストリームから、ピクチャを所定単位に分割したグループに関する情報を抽出する抽出手段」である点で共通し、

本願発明の構成（Ｂ）は、グループ情報抽出部が「ピクチャを構成する各ブロックがピクチャを所定単位に分割したグループのどのグループに属するかを示すグループ情報」を抽出するのに対して、引用発明の構成（ｂ）はそのような構成でない点で相違する。

（３）構成（Ｃ）と構成（ｃ）との対比

引用発明の「スライスの復号遅延を含むスライスｉの復号化時刻」は、ピクチャを所定単位に分割したグループの復号遅延を含む復号化時刻であるから、本願発明の「グループの復号遅延を含むグループ復号遅延情報」に相当する。

よって、引用発明の構成（ｃ）「パーサ」は、本願発明の構成（Ｃ）「復号遅延情報抽出部」に相当する。

（４）構成（Ｄ）と構成（ｄ）との対比

引用発明の「スライスのデコード開始時刻」は、ピクチャを所定単位に分割したグループのデコード開始時刻であるから、本願発明の「グループの復号開始時刻」に相当する。

よって、引用発明の構成（ｄ）は、本願発明の構成（Ｄ）と「前記グループに関する情報と前記グループ復号遅延情報とに基づきグループの復号開始時刻を算出する算出手段」である点で共通する。

しかしながら、本願発明の構成（Ｄ）は、復号時刻算出部の算出に「前記グループ情報」を用いるのに対して、引用発明の構成（ｄ）はそのような構成でない点で相違する。

（５）構成（Ｅ）と構成（ｅ）との対比

引用発明の構成（ｅ）「デコーダコア」は、ピクチャを所定単位に分割したスライス、すなわちグループのマクロブロックを順に復号処理を行うものであり、スライスのマクロブロックは先頭ブロックから順に処理することが一般的であるから、本願発明の構成（Ｅ）と「前記グループの復号開始時刻になると、復号対象グループの先頭ブロックから順に復号処理を行う復号部」である点で一致する。

よって、引用発明の構成（ｅ）「デコーダコア」は、本願発明の構成（Ｅ）「復号部」に相当する。

（６）構成（Ｆ）と構成（ｆ）との対比

引用発明の構成（ｆ）は、ピクチャを所定単位に分割したスライス単位、すなわちグループ単位でデコードタイミング及び表示タイミングの制御を行うから、本願発明の構成（Ｆ）と「ピクチャを所定単位に分割したグループ単位でデコードタイミング及び表示タイミングの制御を行う制御手段」である点で共通する。

しかしながら、当該制御手段のデコードタイミング及び表示タイミングの制御に関して、

本願発明の構成（Ｆ）は、表示制御部が「前記グループの復号開始時刻に復号対象のグループに属する各ブロックの符号化データが全て受信できていない場合に、当該グループを含むピクチャの復号結果を、当該グループを含むピクチャの次のピクチャが表示されるべきタイミングで表示し、当該グループを含むピクチャの次の表示をスキップするように制御する」のに対して、引用発明の構成（ｆ）はそのような構成でない点で相違する。

したがって、本願発明と引用発明との一致点、相違点は、以下のとおりである。

（一致点）

（Ａ）’動画像データに含まれる各ピクチャが分割された各ブロックの符号化データを示す入力ストリームを復号する動画像復号装置であって、

（Ｂ）’ 前記入力ストリームから、ピクチャを所定単位に分割したグループに関する情報を抽出する抽出手段と、

（Ｃ）’前記入力ストリームからグループの復号遅延を含むグループ復号遅延情報を抽出する復号遅延情報抽出部と、

（Ｄ）’前記グループに関する情報と前記グループ復号遅延情報とに基づきグループの復号開始時刻を算出する算出手段と、

（Ｅ）’前記グループの復号開始時刻になると、復号対象グループの先頭ブロックから順に復号処理を行う復号部と、

（Ｆ）’ ピクチャを所定単位に分割したグループ単位でデコードタイミング及び表示タイミングの制御を行う制御手段と、

（Ａ）’を備える動画像復号装置。

（相違点１）

本願発明は、グループ情報抽出部が「ピクチャを構成する各ブロックがピクチャを所定単位に分割したグループのどのグループに属するかを示すグループ情報」を抽出し、復号時刻算出部の算出に「前記グループ情報」を用いるのに対して、引用発明はそのような構成でない点。

（相違点２）

本願発明の表示制御部は、「グループの復号開始時刻に復号対象のグループに属する各ブロックの符号化データが全て受信できていない場合に、当該グループを含むピクチャの復号結果を、当該グループを含むピクチャの次のピクチャが表示されるべきタイミングで表示し、当該グループを含むピクチャの次の表示をスキップするように制御する」のに対して、引用発明はそのような構成でない点。

２．相違点についての判断

相違点２について判断する。

引用文献２には、動画像符号化装置において、動画像の各ピクチャをブロック分割する手段と、各ピクチャ復号時刻を算出して符号化してピクチャ符号を出力する手段と、仮想復号バッファの蓄積量がアンダーフロー発生したと判断した場合に、ピクチャ符号を出力せずに破棄する手段とを備える動画像符号化装置が記載されている。

しかしながら、引用文献２には、動画像復号化装置の上記相違点２に係る構成は記載も示唆もされていない。

また、引用文献３には、ビットバッファがアンダーフローを起こした場合、ＭＰＥＧビデオデコードコア回路においてＢピクチャをデコード処理している途中であれば、そのＢピクチャをスキップさせるアンダーフロー制御回路とを備えるＭＰＥＧビデオデコーダが記載されているが、デコーダの上記相違点２に係る構成は記載も示唆もされていない。

そして、上記相違点２に係る構成が自明の事項であるとも認められない。

したがって、引用発明に、引用文献２、引用文献３に記載された技術的事項を適用しても、相違点２に係る構成を備えるようにすることは、当業者であっても、容易に想到することはできない。

よって、本願発明は、当業者であっても、引用発明及び引用文献２、３に記載された技術的事項に基づいて容易に発明できたものとはいえない。

第５　原査定について

上記第３～第５のとおり、本願発明は、原査定において引用された引用文献１に記載された発明及び引用文献２、３に記載された技術的事項に基づいて、容易に発明できたものではなない。

したがって、原査定を維持することはできない。

第６　当審拒絶理由について

当審は、平成２９年６月１３日（発送日）付けで本願の請求項１の「当該グループを含むピクチャの復号結果を当該ピクチャの規定表示タイミングで表示させないように制御する表示制御部」の記載が、特許法第３６条第６項第１号に規定する要件を満たしていないと拒絶理由を通知した。

これに対して、平成２９年７月７日付けの手続補正によって、本願の請求項１が上記構成（Ｆ）のように補正された結果、この拒絶の理由は解消した。

第７　むすび

以上のとおり、原査定の理由によっては本願を拒絶することはできない。

また、他に本願を拒絶すべき理由を発見しない。

よって、結論のとおり審決する。